數(shù)電期末練習(xí)題.doc

第一章 數(shù)制與碼制一、單項(xiàng)選擇題：1. 十進(jìn)制數(shù)32轉(zhuǎn)換為二進(jìn)制數(shù)為（C） A、1000 B、10000 C、100000 D、1000000 2. 二進(jìn)制數(shù)11111100001轉(zhuǎn)換為十六進(jìn)制數(shù)為（D ） A、FE1H B、FC2H C、7D1H D、7E1H3. 十進(jìn)制數(shù)36轉(zhuǎn)換為8421BCD碼為（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六進(jìn)制數(shù)可以用（C ）位二進(jìn)制數(shù)來(lái)表示。 A、 B、 C、 D、 165. 十進(jìn)制數(shù)25用8421BCD碼表示為（ B ） 。 A、10 101 B、0010 0101 C、100101 D、101016十進(jìn)制數(shù)35轉(zhuǎn)換為8421BCD碼為（ B ） A、 00100100 B、 00110101 C、 00100011 D、 001101107三位二進(jìn)制數(shù)碼可以表示的狀態(tài)是（ D ）。 A、 2 B、 4 C、 6 D、 8 8十進(jìn)制數(shù)25轉(zhuǎn)換為二進(jìn)制數(shù)為（ D ）。 A、 110001 B、 10111 C、 10011 D、 11001 9BCD代碼為（100011000100）表示的數(shù)為(594)10，則該BCD代碼為（ ）。A、 8421BCD碼 B、余3 BCD碼 C、 5421BCD碼 D、 2421BCD碼 （C）10與二進(jìn)制數(shù)00100011相應(yīng)的十進(jìn)制數(shù)是( B )。 A、 35 B、 19 C、 23 D、 6711. 是8421BCD碼的是（ B ）。 A、1010 B、0101 C、1100 D、110112. 二進(jìn)制數(shù)1101轉(zhuǎn)換為十進(jìn)制數(shù)為（D ） A、10 B、11 C、12 D、13 13. 比較數(shù)的大小，最大數(shù)為（ C ） A、(1 B、(51)10 C、(34)16 =(52) 10 D、(43)814把10010110 二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)為（A ） A、150 B、96 C、82 D、159 15. 將十六進(jìn)制數(shù)4FB轉(zhuǎn)換為二進(jìn)制數(shù)等于( C ) A、011101110101B B、011100111011B C、010011111011 D、10001000010116. 將數(shù)1101.11B轉(zhuǎn)換為十六進(jìn)制數(shù)為（ A ） A、D.CH B 、15.3H C、12.EH D 21.3H10010)217. 將十進(jìn)制數(shù)130轉(zhuǎn)換為對(duì)應(yīng)的八進(jìn)制數(shù)：( ) A、202 B、 82 C、120 D、23018. 二進(jìn)制整數(shù)最低位的權(quán)是（c ） A、0 B、2 C、 D、419. n位二進(jìn)制整數(shù)，最高位的權(quán)是（） A、 B、 C、 D、20. 下列四個(gè)數(shù)中最大的數(shù)是( ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)1021. 將代碼(10000011)8421BCD轉(zhuǎn)換成二進(jìn)制數(shù)為（b）A、(01000011)2 B、(01010011)2 C、(10000011)2 D、(000100110001)222. 十進(jìn)制數(shù)4用8421BCD碼表示為：（ ） A、100 B、 0100 C、 0011 D、 1123. 下列不同進(jìn)位制中最大的是（ ） A、（76）8 B、（1100101）2 C、（76）10 D、（76）1624. 用8421碼表示的十進(jìn)制數(shù)45，可以寫(xiě)成（ ） A、 45 B、 101101BCD C、 01000101BCD D、 101101225. 下列屬于8421BCD碼的是（） A、1011B、1111C、0111D、110026. 下列不屬于8421BCD碼的是（ ）A、0101B、1000C、0111D、110027. 下列四個(gè)數(shù)中最大的數(shù)是( )A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)1028. 8421BCD碼01100010表示的十進(jìn)制數(shù)為（ ）、15 B、98 C、62 D、42 29. 帶符號(hào)位二進(jìn)制數(shù)00011010（+26）的補(bǔ)碼是（ ）A11100101 B 00011010 C 11100110 D 0110011030. 帶符號(hào)數(shù)二進(jìn)制數(shù)10011010（-26）的補(bǔ)碼是（ ）A 00011010 B 11100101 C11100110 D 1110011131. 帶符號(hào)數(shù)00101101（+45）的補(bǔ)碼是（ ）A 00101101 B 11010010 C11010011 D 0101001132. 帶符號(hào)數(shù)10101101（-45）的補(bǔ)碼是（ ）A 00101101 B 11010010 C11010011 D 0101001133. 將十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制整數(shù)，采用的方法是（ ）A 乘2取整 B 除2取余 C 按權(quán)展開(kāi) D 除16取余34. 將十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制小數(shù)，采用的方法是（ ） A 乘2取整 B 除2取余 C 按權(quán)展開(kāi) D 除16取余35. 將二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，采用的方法是（ ）A 乘2取整 B 除2取余 C 按權(quán)展開(kāi)，然后按十進(jìn)制規(guī)則相加 D 除16取余二、多項(xiàng)選擇1. 與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為（ ） A、(0101 0011.0101)8421BCD B、(35.8)16 C、(110101.1)2 D、(65.4)82. 與八進(jìn)制數(shù)(47.3)8等值的數(shù)為（ ）A、(100111.011)2 B、(27.6)16 C、(27.3 )16 D、(100111.11)23. 下列哪些屬于8421BCD碼（） A、0000B、1111C、0111D、1100三、判斷題：正確： “”，錯(cuò)誤：“”。1. 八進(jìn)制數(shù)（12）8比十進(jìn)制數(shù)（12）10小。（ ）Y2. 用二進(jìn)制碼表示一個(gè)十進(jìn)制數(shù)的代碼稱(chēng)為BCD碼（ ）Y3. 十進(jìn)制數(shù)12用8421BCD碼表示為1100。（ ）N4. 二進(jìn)制數(shù)1+1之和等于10。（ ）Y5. 邏輯量1+1之和等于10。（ ）N6. 邏輯量1+1之和等于1。（ ）Y7. 二進(jìn)制數(shù)(111010010)2轉(zhuǎn)換成十六進(jìn)制數(shù)是（1D2）16。（）Y8. 二進(jìn)制數(shù)(111010010)2轉(zhuǎn)換成十六進(jìn)制數(shù)是（E90）16。（）N9. （256）10（10011）2( )N10. (00101111)2=(2F)16( )Y11. （47）10（101111）2( )Y第2章 邏輯代數(shù)基礎(chǔ)一、單項(xiàng)選擇1. A為邏輯變量，當(dāng)n個(gè)A邏輯相加時(shí)，結(jié)果為（C）。 A、1 B、nA C、A D、02. 下列關(guān)于異或運(yùn)算的式子中，不正確的是(B ) A、 B、 C、 D、3. 當(dāng) A=B=0時(shí)，能實(shí)現(xiàn)Y=1的邏輯運(yùn)算為：（ D ） A、Y=AB B、Y=A+B C、Y=AB D、4. 下列哪種邏輯表達(dá)簡(jiǎn)化結(jié)果是錯(cuò)誤的： （ A ） A、 A+1=A B、 A+AB=A C、 A+A= A D、 AA = A5. 邏輯表達(dá)式A+A=（ A ）。 A、 A B、2A C、1 D、06. 邏輯表達(dá)式A+AB=（ A ）。 A、A B、AB C、A+B D、B7. 邏輯表達(dá)式（C ）。 A、A B、AB C、A+B D、8. 邏輯表達(dá)式（ B ）。 A、A B、0 C、1 D、B9. 邏輯表達(dá)式A+1=（ B ）。 A、A B、1 C、0 D、B10. （ C ）。 A、 B、 C、 D、11. （ A ）。 A、A B、B C、 D、AB12. （ ）。 A、 B、 C、 D、13. （C ）。 A、 B、 C、 D、AB14. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有（ D ）個(gè)變量取值組合？ A、n B、2n C、n2 D、2n15. A+BC=（ C）。 A、A+B B、A+C C、（A+B）（A+C） D、B+C16. 對(duì)于n個(gè)邏輯變量，有（ D）個(gè)最小項(xiàng)。 A、 n B、 2n C、 n2 D、 2n17. 下列關(guān)于卡諾圖化簡(jiǎn)法的說(shuō)法中，正確的是（C ）A、圈的面積越小，化簡(jiǎn)結(jié)果越簡(jiǎn)單 B、圈的數(shù)目越多，可消去的變量越多。C、最小項(xiàng)可以被多次使用。 D、最簡(jiǎn)結(jié)果總是唯一的18. 一個(gè)班級(jí)中五個(gè)班委委員，如果要開(kāi)班委會(huì)，必須這五個(gè)班委委員全部同意才能召開(kāi)，其邏輯關(guān)系屬于（A） A、與邏輯B、或邏輯C、非邏輯D、與非邏輯19. 具有相鄰性的8個(gè)最小項(xiàng)可以合并并消去（C ）個(gè)因子。A、1 B、2 C、3 D、420. 指出下列各式中哪個(gè)是四變量A，B，C，D的最小項(xiàng)（ C ）A、ABC B、A+B+C+D C、ABCD D、A+B+D21. 與邏輯函數(shù)F=A相等的是（ C ） A、 B、 C、 D、22. 邏輯函數(shù)的最小項(xiàng)標(biāo)準(zhǔn)形式為( A )。23. 已知邏輯函數(shù)Y=AB+AB+AB，則Y 的最簡(jiǎn)與或表達(dá)式為（B ）。 A、A B、 C、 D、24. 邏輯函數(shù)中包含( B )最小項(xiàng)。 A、 4個(gè) B、 5個(gè) C、 6個(gè) D、 7個(gè)25. 下列各式是4變量A、B、C、D的最小項(xiàng)的是 （A ） 。A、ABCD B、AB(C+D) C、 D、A+B+C+D26. 四個(gè)邏輯變量的取值組合共有（B ） 。 A、8 B、16 C、4 D、1527. 已知邏輯函數(shù)，是函數(shù)值為1的A，B取值組合是（ a ）。A、00，11 B、01，00 C、01，10 D、01，1128. 和邏輯式 相等的是（ c ）。 A、ABC B、1+BC C、A D、29. 邏輯函數(shù)F(A,B,C)=的最小項(xiàng)標(biāo)準(zhǔn)式為（ d ）。A、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)30. 以下表達(dá)式中符合邏輯運(yùn)算法則的是（ d ）。 A、CC=C2 B、1+1=10 C、0<1 D、A+1=131. 邏輯函數(shù)（ a ) 。 A、B B、A C、 D、 32. 在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。（ d ）A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是133. 與門(mén)的意義是（a ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出134. 或門(mén)的意義是（b ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出135. 與非門(mén)的意義是（ c）A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出136. 或非門(mén)的意義是（ d） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出137. 異或門(mén)的意義是（d ） A、有0為0，全1為1 B、有1為1，全0為0 C、相同為1，相異為0 D、相異為1，相同為038. 如圖所示電路的邏輯功能相當(dāng)于（ a ） A、與非門(mén) B、或非門(mén) C、異或門(mén) D、同或門(mén)39. 在（ a ）輸入情況下，或非運(yùn)算的結(jié)果為1 。A、全部輸入為0 B、全部輸入為1 C、任一輸入為0 D、任一輸入為1 40. 二輸入端的或非門(mén)，其輸入端為A、B，輸出端為Y,則其表達(dá)式Y(jié)=（ ）。A、 B、 C、 D、41. 門(mén)電路的輸入信號(hào)A和B以及輸出信號(hào)Z如圖所示，則該門(mén)電路可實(shí)現(xiàn)（ ）邏輯功能。A、或 B、或非 C、異或 D、同或42. 個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為1和0時(shí)，輸出不是1的門(mén)是（c ）。A、與非門(mén) B、或門(mén) C、或非門(mén) D、異或門(mén)43. 一個(gè)四輸入端與非門(mén)，使其輸出為0的輸入變量組合有（a ）種。A、15 B、7 C、3 D、144. 邏輯函數(shù)的表示方法有多種，下面（ ）是唯一的。 A、邏輯函數(shù)式 B、卡諾圖 C、邏輯圖 D、文字說(shuō)明45. （ a ） A、A B、 C、0 D、146. （ b ） A、A B、 C、0 D、147. （ d ） A、A B、 C、0 D、148. （ c ） A、A B、 C、0 D、149. 電路如圖所示，設(shè)開(kāi)關(guān)閉合為1、斷開(kāi)為0；燈亮為1、燈滅為0。F 對(duì)開(kāi)關(guān)A、B、C的邏輯函數(shù)表達(dá)式為（ c ）。 A、 B、 C、 D、50. 電路如圖所示，設(shè)開(kāi)關(guān)閉合為1、斷開(kāi)為0；燈亮為1、燈滅為0。F 對(duì)開(kāi)關(guān)A、B、C的邏輯函數(shù)表達(dá)式為（d ）。、 、 、 D、51. 在正邏輯條件下，如圖所示邏輯電路為( ) 。 A、“與”門(mén) B、“或”門(mén) C、“非”門(mén) D、“與非”門(mén)52. 最簡(jiǎn)與或式的標(biāo)準(zhǔn)是（ c ）A、表達(dá)式中乘積項(xiàng)最多,且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多B、表達(dá)式中乘積項(xiàng)最少,且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多C、表達(dá)式中乘積項(xiàng)最少,且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最少D、表達(dá)式中乘積項(xiàng)最多,且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多53. 對(duì)4個(gè)輸入變量的邏輯函數(shù)來(lái)說(shuō),共有最小項(xiàng)的個(gè)數(shù)是（d ） A、8 B、12 C、14 D、1654. 3個(gè)輸入變量的卡諾圖,共有小方格的個(gè)數(shù)是：（a ）A、8 B、10 C、12 D、1655. 用邏輯函數(shù)卡諾圖化簡(jiǎn)中,四個(gè)相鄰項(xiàng)可合并為一項(xiàng),它能（ c ）A、消去1個(gè)表現(xiàn)形式不同的變量,保留相同變量B、消去4個(gè)表現(xiàn)形式不同的變量,保留相同變量C、消去2個(gè)表現(xiàn)形式不同的變量,保留相同變量D、消去3個(gè)表現(xiàn)形式不同的變量,保留相同變量56. 函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為：（b ）A、F(A,B,C)=m（0，2，4）B、F(A,B,C)=m（3，5，6，7）C、F(A,B,C)=m（0，2，3，4）D、F(A,B,C)=m（2，4，6，7）57. 若，則F的對(duì)偶函數(shù)式為（C ）A、 B、 C、 D、（A+B）CD58. 和，兩函數(shù)的關(guān)系為：（C ）A、相同 B、對(duì)偶 C、反函數(shù) D、無(wú)關(guān)系59. 兩輸入端的與非門(mén)，輸入端分別接A、B，若A接高電平，則輸出Y為（ D）。A、1 B、0 C、B D、60. 函數(shù)的表達(dá)式還可以寫(xiě)成（ C ）。A、 B、A+B C、 D、61. 函數(shù)的表達(dá)式還可以寫(xiě)成（ D ）。A、 B、A+B C、 D、62. 函數(shù)的邏輯值為（ B ） A、0 B、1 C、ABC D、63. 下列邏輯運(yùn)算式，等式成立的是（D ） A、A+A=2A B、 C、A+A=1 D、A+1=164. 若已知某函數(shù)真值表如下，則該函數(shù)表達(dá)式為（B）A、 B、 C、 D、A B F0 0 00 101 001 1165. 在邏輯函數(shù)的卡諾圖化簡(jiǎn)中，若被合并的最小項(xiàng)數(shù)越多（畫(huà)的圈越大），則說(shuō)明化簡(jiǎn)后（ C ）。A、乘積項(xiàng)個(gè)數(shù)越少 B、實(shí)現(xiàn)該功能的門(mén)電路少 C、乘積項(xiàng)含因子少 D、以上都不是66. 已知某電路的真值表如下表所示，該電路的邏輯表達(dá)式是（D ）。A、Y=C B、Y=ABC C、Y= D、Y=AB+CA B CY0 0 000 0 110 1 000 1 111 0 001 0 111 1 011 1 1167. 函數(shù)與的關(guān)系為（A ）。A 互為反函數(shù) B. 互為對(duì)偶式 C. 相等 D. 以上都不正確68. 在數(shù)字電路中，邏輯變量的取值只有（ B ）個(gè)。A、1個(gè) B、2個(gè) C、3個(gè) D、4個(gè)69. 標(biāo)準(zhǔn)或-與式是由（B ）構(gòu)成的邏輯表達(dá)式。A、與項(xiàng)相或 B、最小項(xiàng)相或 C、最大項(xiàng)相與 D、或項(xiàng)相與70. 邏輯函數(shù) 的最小項(xiàng)標(biāo)準(zhǔn)式為（ A ）A、 B、 C、 D、71. 邏輯函數(shù)F= 的最簡(jiǎn)式為（ A ）A、F= B、 F=C、F= DE D、 F=72. 相同出0，不同出1是（C）運(yùn)算的邏輯功能A、與非 B、或非 C、同或D、異或73. 下列哪一項(xiàng)屬于三變量的最小項(xiàng)（C）A、ABB、A+B+CC、ABCD、ABC74. 當(dāng)決定某一事件的條件全部具備時(shí)，這一事件才會(huì)發(fā)生，這種邏輯關(guān)系稱(chēng)為（A ）A、與B、或C、非D、與非75. 當(dāng)決定某一事件的多個(gè)條件中，有一個(gè)或幾個(gè)條件具備時(shí)，這一事件就會(huì)發(fā)生，這種邏輯關(guān)系稱(chēng)為（B ）邏輯。A、與B、或C、非D、與非76. 下列各式是四變量A、B、C、D的最小項(xiàng)的為（D）A、 B、 C、 D、77. A，B中只要有一個(gè)為1，則F為l；僅當(dāng)A，B均為0時(shí)，F(xiàn)才為0。該邏輯關(guān)系可用式子 ( D )表示。A、F=AB B、F=A-B C、F=AB D、F=A+B78. 下列真值表完成的邏輯函數(shù)為( C )。A、F=AB B、F=A-B C、 D、F=A+B79. 已知三變量A，B，C的函數(shù)其最小項(xiàng)之和的形式為m1+m5，使F輸出為1的輸入組合有（B）個(gè)。A、2 B、3 C、6 D、580. 一只四輸入端與非門(mén)，使其輸出為的輸入變量取值組合有( D )種。 A、4 B、15 C、 7 D、1681. A10（ B）A、A B、 C、 0 D、182. 當(dāng)ABC的取值為101時(shí)，下列三變量函數(shù)的最小項(xiàng)中，僅有（C ）=1。A、m1 B、m3 C、m5 D、m783. 已知AB=1，則必定AC=（ D）A 、0 B、1 C、A D、C84. AB +D在四變量卡諾圖中有( B )個(gè)小格是“1”。A.、13 B、1 0 C.、6 D、585. 將二極管與門(mén)和晶體管反相器連接起來(lái)可以構(gòu)成（ C ）A、與門(mén) B、 或門(mén) C、與非門(mén) D、 或非門(mén)二、多項(xiàng)選擇1. 下列關(guān)于異或運(yùn)算的式子中，正確的有( ) A、 B、 C、 D、2. 下列邏輯表達(dá)式正確的有（ ） A、 A+1=A B、 A+AB=A C、A+A= A D、AA = A3. 下列邏輯代數(shù)運(yùn)算規(guī)則成立的有（ ）。 A、A+0=A B、A+1=1 C、AA=A D、A+A=A4. 邏輯變量的取值1和0可以表示（ ） 。A、開(kāi)關(guān)的閉合、斷開(kāi) B、電位的高、低 C、真與假 D、電流的有、無(wú) 5. 邏輯函數(shù)的表示方法中具有唯一性的有（ ）。A 、真值表 B、表達(dá)式 C、邏輯圖 D、卡諾圖6. 與相等的有（ ）A、 B、 C、 D、7. 求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的（ ） 。A 、“”換成“+”，“+”換成“” B、原變量換成反變量，反變量換成原變量C、變量不變D、常數(shù)中“0”換成“1”，“1”換成“0”8. 在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。（ ）A、全部輸入是0 B、全部輸入是1 C、任一輸入為0，其他輸入為1 D、任一輸入為19. 若邏輯函數(shù)則F和G相“與”的結(jié)果是（ ）。A、m2+m3 B、 1 C、 D、 10. 設(shè)兩輸入或非門(mén)的輸入為x和y，輸出為z ，當(dāng)z為低電平時(shí)，有（ ）。 A、x和y同為高電平 B、x為高電平，y為低電平 C、x為低電平，y為高電平 D、x和y同為低電平11. 在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯1。（ ）A、全部輸入是0 B、任一輸入是0 C、僅一輸入是0 D、全部輸入是112. 一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為1和0時(shí)，輸出為1的門(mén)是（ ）。A、與非門(mén) B、或門(mén) C、或非門(mén) D、異或門(mén)13. 下列各式哪些是四變量A、B、C、D的最小項(xiàng)。（ ）A、 B、ABC C、ABCD D、14. 下列各式哪些是四變量A、B、C、D的最大項(xiàng)。（ ）A、 B、 C、A+B+C+D D、15. 下列各式哪些不是四變量A、B、C、D的最小項(xiàng)。（ ）A、 B、ABC C、AB（C+D） D、16. 列表達(dá)式為同一個(gè)函數(shù)的是（ ）A、 B、 C、 D、17. 下列表達(dá)式為同一個(gè)函數(shù)的是（ ）A、 B、 C、 D、18. 下列表達(dá)式中與相同的是（ ） A、 B、 C、 D、19. 若A+B=A+C，則下列說(shuō)法錯(cuò)誤的是（ ）A、B一定等于C B、B一定不等于C C、A=0時(shí)，B一定等于C D、A=1時(shí)，B一定不等于C20. 關(guān)于最小項(xiàng)說(shuō)法正確的有（ ）A、最小項(xiàng)是一個(gè)與式 B、在最小項(xiàng)中每個(gè)變量以原變量或反變量的形式出現(xiàn)C、每個(gè)變量在最小項(xiàng)中只出現(xiàn)一次D、最小項(xiàng)是一個(gè)或項(xiàng)21. 利用卡諾圖化簡(jiǎn)時(shí)，應(yīng)遵循的原則有（）、要對(duì)函數(shù)所有的最小項(xiàng)畫(huà)包圍圈、包圍圈的個(gè)數(shù)要最少、每個(gè)包圍圈要盡可能大、最小項(xiàng)可以被重復(fù)使用，但每個(gè)方格群至少要有一個(gè)最小項(xiàng)與其它方格群不重復(fù)22. 利用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟主要有（）、作出邏輯函數(shù)的卡諾圖、畫(huà)圈合并最小項(xiàng)、將每個(gè)包圍圈所得的乘積項(xiàng)相加，得最簡(jiǎn)與或表達(dá)式、將卡諾圖中的方格全部寫(xiě)上23. 基本邏輯運(yùn)算包括（）A、與運(yùn)算 B、或運(yùn)算C、非運(yùn)算 D、微分運(yùn)算24. 最簡(jiǎn)與或表達(dá)式的最簡(jiǎn)指的是（）A、表達(dá)式中乘積項(xiàng)的個(gè)數(shù)最少B、每個(gè)乘積項(xiàng)中因子（即變量）個(gè)數(shù)最少C、對(duì)應(yīng)真值表中1最少D、表達(dá)式中沒(méi)有反變量25. 下列關(guān)于最小項(xiàng)的說(shuō)法中，正確的有（ ）A、最小項(xiàng)中的變量都以原變量或反變量的形式出現(xiàn)。 B、同一變量的原、反變量不能出現(xiàn)在一項(xiàng)中。 C、最小項(xiàng)中要包含所有的變量。 D、最小項(xiàng)中的變量不能以反變量的形式出現(xiàn)。26. 下列關(guān)于異或運(yùn)算的式子中，正確的有( )A、AA=0 B.、=0C、A0=A D、A1=27. 下列關(guān)于最小項(xiàng)的說(shuō)法中，正確的有（ ）A、最小項(xiàng)中的變量都以原變量或反變量的形式出現(xiàn)。 B、同一變量的原、反變量不能出現(xiàn)在一項(xiàng)中。 C、最小項(xiàng)中要包含所有的變量。 D、最小項(xiàng)中的變量不能以反變量的形式出現(xiàn)。三、判斷題：正確： “”，錯(cuò)誤：“”。1. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ）2. 邏輯“1”大于邏輯“0”。（）3. 真值表包含了全部可能的輸入值組合及其對(duì)應(yīng)輸出值。（ ）4. 1001個(gè)“1”連續(xù)異或的結(jié)果是1。（）5. 因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ）6. 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（ ）。7. 已知A+B=A+C，則B=C。（）8. n變量邏輯函數(shù)，其全部最小項(xiàng)有2n個(gè)。（ ）9. 具有相鄰性的6個(gè)最小項(xiàng)之和可以合并成一項(xiàng)并消去3個(gè)因子。（ ）10. 卡諾圖中相鄰的兩個(gè)小方格可以合并成一項(xiàng)并消去1個(gè)自變量因子。（ ）11. 一個(gè)邏輯函數(shù)化簡(jiǎn)的結(jié)果是唯一的。（ ）12. 若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（ ）13. 若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（ ）14. 若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（ ）15. 邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（ ）16. 邏輯函數(shù)已是最簡(jiǎn)與或表達(dá)式。（ ）17. 因?yàn)檫壿嫳磉_(dá)式成立，所以成立。（ ）18. 1000個(gè)“1”連續(xù)異或的結(jié)果是1。（ ）19. 若兩函數(shù)相等，則其對(duì)偶式也相等。（ ）20. 真值表能反映邏輯函數(shù)最小項(xiàng)的所有取值。（ ）21. 對(duì)于任何一個(gè)確定的邏輯函數(shù)，其函數(shù)表達(dá)式和邏輯圖的形式是唯一的。（ ）22. 因?yàn)锳（A+B）=A，所以A+B=1。（ ）23. 一個(gè)確定的邏輯函數(shù)，其真值表是唯一的。（ ）24. 一個(gè)確定的邏輯函數(shù)，其邏輯圖是唯一的。（ ）25. 一個(gè)確定的邏輯函數(shù)，其邏輯圖的形式可以有多種。（ ）26. 卡諾圖化簡(jiǎn)時(shí)，任意項(xiàng)就是指最大項(xiàng)（）27. 化簡(jiǎn)時(shí)，任意項(xiàng)既可以看作1也可以看作0（）28. 一個(gè)最小項(xiàng)只能被使用一次，不能重復(fù)使用。（）29. 卡諾圖化簡(jiǎn)時(shí)一個(gè)最小項(xiàng)可以被重復(fù)使用，但是每重復(fù)一次必須有新1出現(xiàn)。（）30. 因?yàn)槊總€(gè)變量有兩種取值可能，所以4變量的卡諾圖有8個(gè)小方格。（）31. 因?yàn)槊總€(gè)變量有兩種取值可能，3變量的卡諾圖有8個(gè)小方格（ ）。32. 利用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，每個(gè)小方格只能被圈一次。（）33. 用卡諾圖化簡(jiǎn)時(shí)，要注意選擇最少的圈數(shù)覆蓋全部最小項(xiàng)。（）34. 因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ）35. 邏輯變量的取值，1比0大。（ ）。第3章 門(mén)電路一、單項(xiàng)選擇題：1. 圖示邏輯電路為( )。A、“與非”門(mén) B、 “與”門(mén) C、 “或”門(mén) D、 “或非”門(mén)2. 在開(kāi)關(guān)電路中，三極管工作在（ ） A、 飽和區(qū) B、 放大區(qū) C、 截止區(qū) D、 飽和區(qū)或截止區(qū)3. 示門(mén)電路的邏輯表達(dá)式為（ ）。 A、 B、 C、 D、 4. 集電極開(kāi)路的與非門(mén)即OC門(mén)的用途是（ ）A、實(shí)現(xiàn)禁止控制 B、提高開(kāi)關(guān)速度 C、提高抗干擾能力 D、實(shí)現(xiàn)線與5. 圖示門(mén)電路的邏輯表達(dá)式為（ ）。 A、F=A+B B、F=AB C、 D、 6 圖示門(mén)電路的邏輯表達(dá)式為（ ）。 A、 B、 C、AB D、AB7 圖示邏輯電路的邏輯式為（ ）。A、 B、 C、 D、二、多項(xiàng)選擇1. TTL與門(mén)多余的輸入端的處理方法（ ）A、懸空 B、接高電平 C、并接到一個(gè)已經(jīng)被使用的輸入端上 D、接地2. 下列器件可以當(dāng)做反相器使用的有（ ） A、與非門(mén) B、或非門(mén) C、異或門(mén) D、與門(mén)3. 下列表達(dá)式可以正確表示圖示邏輯電路的有（ ）A、 B、 C、 D、4. 對(duì)于TTL與非門(mén)閑置輸入端的處理，可以（ ）。A、接電源 B、通過(guò)電阻3k接電源 C、接地 D、與有用輸入端并聯(lián)5. 三態(tài)門(mén)的三個(gè)狀態(tài)是（）A、0 B、1 C、高阻態(tài) D、低阻態(tài) 三、判斷題：正確： “”，錯(cuò)誤：“”。1. 利用三態(tài)門(mén)可以實(shí)現(xiàn)總線結(jié)構(gòu)。（）2. TTL與非門(mén)的多余輸入端可以接固定高電平。3. 與非門(mén)可以用作反相器。 4. 三極管開(kāi)關(guān)電路中，三極管工作在飽和和截止?fàn)顟B(tài)。5. 與非門(mén)不可以用作反相器。6. 或非門(mén)可以用作反相器。 7. 或非門(mén)不可以用作反相器。8. 幾個(gè)集電極開(kāi)路與非門(mén)的輸出端直接并聯(lián)可以實(shí)現(xiàn)線與功能。Y9. （256）10（10011）2( )10. 與非門(mén)的輸入端加有低電平時(shí)，其輸出端恒為高電平。11. 或非門(mén)的輸入端加有高電平時(shí)，其輸出端恒為高電平。12. CMOS或非門(mén)與TTL或非門(mén)的邏輯功能完全相同。（ ）13. 三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）14. 一般TTL門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）15. CMOS OD門(mén)（漏極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）16. TTL OC門(mén)（集電極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）17. 普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（ ）18. 兩輸入端四與非門(mén)器件74LS00與7400的邏輯功能完全相同。（ ）19. 當(dāng)TTL與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（ ）第4章 組合邏輯電路一、單項(xiàng)選擇題：1. 4個(gè)輸入端的譯碼器，其輸出端最多為（ C ） A、4 B、8 C、16 D、242. 下列器件不可以用來(lái)實(shí)現(xiàn)邏輯函數(shù)的是（ ）A、四選一數(shù)據(jù)選擇器 B、八選一數(shù)據(jù)選擇器 C、全加器 D、與非門(mén)3. 八選一數(shù)據(jù)選擇器，其數(shù)據(jù)選擇端（地址端）有( C )。 A、1 B、2 C、3 D、8 4. 欲對(duì)全班43個(gè)學(xué)生以二進(jìn)制代碼編碼表示，最少需要二進(jìn)制碼的位數(shù)是（ B ）。 A、5 B、6 C、8 D、435. 在下列邏輯電路中，不是組合邏輯電路的有(D )。 A、譯碼器 B、編碼器 C、全加器 D、寄存器6一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有( D ) 個(gè)。 A、1 B、2 C、3 D、87既考慮低位進(jìn)位，又考慮向高位進(jìn)位，應(yīng)選用（ C ）。A、 編碼器 B、 半加器 C、 全加器 D、計(jì)數(shù)器8七段顯示譯碼器，當(dāng)譯碼器七個(gè)輸出端狀態(tài)為abcdefg=1111001時(shí)（高點(diǎn)平有效），譯碼器輸入狀態(tài)（8421BCD碼）應(yīng)為( B )。 A、0011； B、0110； C、0101； D、01009一個(gè)4選1數(shù)據(jù)選擇器，其地址端（選擇控制端）的個(gè)數(shù)應(yīng)是（ A ）個(gè)。 A、2 B、1 C、4 D、8 10下列不屬于組合電路的是（C ） A、編碼器 B、譯碼器 C、計(jì)數(shù)器 D、加法器11. 下列器件屬于組合電路的是（C ） A、計(jì)數(shù)器 B、寄存器 C、譯碼器 D、觸發(fā)器12. 分析如圖所示電路，其反映的邏輯關(guān)系是：( ) A、與非關(guān)系；B、異或關(guān)系；C、同或關(guān)系；D、或關(guān)系；13. 在函數(shù)F=AB+CD的真值表中，F(xiàn)=1的狀態(tài)有多少個(gè)？（ ）。 A、2 B、4 C、6； D、7；14 如圖所示電路，實(shí)現(xiàn)的邏輯功能為（ ） A、異或 B、與邏輯 C、或邏輯 D、同或15. 若對(duì)40個(gè)字符進(jìn)行二進(jìn)制代碼編碼，則至少需要( )二進(jìn)制。A、 40位 B、 4位 C、 6位 D、 10位16. 組合邏輯電路通常由（ ）組合而成。 A、門(mén)電路 B、觸發(fā)器 C、計(jì)數(shù)器 D、寄存器17. 8線-3線優(yōu)先編碼器的輸入為I0-I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（ ）。A、111 B、010 C、000 D、10118. 比較兩個(gè)一位二進(jìn)制數(shù)A和B,當(dāng)A=B時(shí)輸出F=1,則F的表達(dá)式是（）。A、F=AB B、 C、 D、F=AB19. 設(shè)某函數(shù)的表達(dá)式F=A+B,若用四選一數(shù)據(jù)選擇器來(lái)設(shè)計(jì)，則數(shù)據(jù)端D0D1D2D3的狀態(tài)是（ ）。(設(shè)A為高位)A、0111 B、1000 C、1010 D、010120. 若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（ ） 位。 A、5 B、6 C、10 D、5021. 一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有( C )個(gè)。 A、1 B、2 C、4 D、1622. 四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y= ( A )。A、 B、 C、 D、23. 用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使 。A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=024. 74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時(shí)，輸出=（ a）。 、00010000 B、11101111 C、11110111 D、0000100025. 已知3線-8線譯碼器74LS138的輸入三個(gè)使能端時(shí)，地址碼A2A1A0=101，則對(duì)應(yīng)的輸出為0的是：（ ） A、 B、 C、 D、 26. 已知3線-8線譯碼器74LS138的輸入三個(gè)使能端時(shí)，地址碼A2A1A0=111，則對(duì)應(yīng)的輸出為0的是：（ ） A、 B、 C、 D、27. 已知3線-8線譯碼器74LS138的輸入三個(gè)使能端時(shí)，地址碼A2A1A0=011，則輸出是（ ） A、11111101 B、10111111 C、11110111 D、1111111129. 屬于組合邏輯電路的是（ ）A、觸發(fā)器 B、全加器 C、移位寄存器 D、計(jì)數(shù)器30. 如圖所示電路的邏輯表達(dá)式為（ ）。 A、 B、 C、 D、31. 將化為最簡(jiǎn)與或式，結(jié)果是（ ）A、A B、BC C 、AC+A D、AB+A32. 化簡(jiǎn)的結(jié)果是( )A、 B、 AB C、AC D、 BC33. 四選一數(shù)據(jù)選擇器，AB為地址信號(hào)，D0=1，D1=C ，D2=，D3=0，當(dāng)AB=00時(shí)，輸出F=（）A、1 B、 C C、 D、 034. 四選一數(shù)據(jù)選擇器，AB為地址信號(hào)，D0=1，D1=C ，D2=，D3=0，當(dāng)AB=時(shí)，輸出F=（）A、1 B、 C C、 D、 035. 四選一數(shù)據(jù)選擇器，AB為地址信號(hào)，D0=1，D1=C ，D2=，D3=0，當(dāng)AB=0時(shí)，輸出F=（）A、1 B、 C C、 D、 036. 四選一數(shù)據(jù)選擇器，AB為地址信號(hào)，D0=1，D1=C ，D2=，D3=0，當(dāng)AB=0時(shí)，輸出F=（）A、1 B、 C C、 D、 037. 當(dāng)R=“0”，S=“1”時(shí)，鐘控RS觸發(fā)器（ ）。A、 置“0” B、 置“1” C、保 持 原 狀 態(tài) D、狀態(tài)不確定38. 101鍵盤(pán)的編碼器輸出( )位二進(jìn)制代碼。A.2 B.6 C.7 D.839. 同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（ ）。A.沒(méi)有觸發(fā)器 B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)40. 組合邏輯電路中，（ ）是3線-8線譯碼器。A 74HC138 B 74LS147 C74LS161 D 74LS16041. 如果以高電平表示邏輯1，以低電平表示邏輯0，這種表示方法為（ ） A正邏輯 B 負(fù)邏輯 C 與邏輯 D或邏輯 42. 如果以高電平表示邏輯0，以低電平表示邏輯1，這種表示方法為（ ）A正邏輯 B 負(fù)邏輯 C 與邏輯 D或邏輯 43.二、多項(xiàng)選擇1. TTL與門(mén)多余的輸入端的處理方法（ ）A、懸空 B、接高電平 C、并接到一個(gè)已經(jīng)被使用的輸入端上 D、接地2. 下列器件可以用來(lái)實(shí)現(xiàn)邏輯函數(shù)的是（ ）A、四選一數(shù)據(jù)選擇器 B、八選一數(shù)據(jù)選擇器 C、全加器 D、與非門(mén)3. 下列屬于組合電路的是（ ）A、編碼器 B、譯碼器 C、計(jì)數(shù)器 D、加法器4. 下列器件不屬于組合電路的是（ ） A、計(jì)數(shù)器 B、寄存器 C、譯碼器 D、編碼器5. 下列電路中不具有記憶功能的是（ ）。A、編碼器 B、譯碼器 C、計(jì)數(shù)器 D、半加器6. 在下列邏輯電路中，屬于組合邏輯電路的有（ ）。A、譯碼器 B、編碼器 C、全加器 D、寄存器7. 關(guān)于組合電路說(shuō)法正確的是（）A、組合邏輯電路當(dāng)前的輸出僅僅取決于當(dāng)前的輸入B、計(jì)數(shù)器、寄存器都是組合邏輯電路的典型電路C、門(mén)電路是組合電路的基本組成單元D、組合邏輯電路不含有記憶單元8. 邏輯函數(shù)的表示方法有（）A真值表 B 邏輯函數(shù)式 C 邏輯圖 D 波形圖 9. 集成芯片（ ）是顯示譯碼器 A 74HC138 B 74HC147 C 7447 D 7448 三、判斷題：正確： “”，錯(cuò)誤：“”。1. 組合邏輯電路沒(méi)有記憶功能。2. 優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。3. 共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。4. 八選一數(shù)據(jù)選擇器的地址輸入（選擇控制）端有8個(gè)。5. 要對(duì)16個(gè)輸入信號(hào)進(jìn)行編碼，至少需要4位二進(jìn)制碼。6. 組合邏輯電路t時(shí)刻狀態(tài)和t-1時(shí)刻該電路的狀態(tài)有關(guān)。7. 組合邏輯電路任何時(shí)刻的輸出不僅與該時(shí)刻的輸入狀態(tài)有關(guān)，還與先前的輸出狀態(tài)有關(guān)。8. 全加器是實(shí)現(xiàn)兩個(gè)1位二進(jìn)制數(shù)相加并考慮低位進(jìn)位的邏輯電路。9. 實(shí)現(xiàn)同一邏輯功能的邏輯電路可以不同。10. 用兩片74138可擴(kuò)展成4線-16線譯碼器。11. 用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。12. 邏輯變量的取值，1比0大。（ ）。13. 編碼與譯碼是互逆的過(guò)程。（ ）14. 二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（ ）15. 液晶顯示器的優(yōu)點(diǎn)是功耗極小、工作電壓低。（ ）16. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。（ ）17. 組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（ ）18. 組合電路不含有記憶功能的器件。（ ）19. 在優(yōu)先編碼器中，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，電路同時(shí)對(duì)這幾個(gè)信號(hào)進(jìn)行編碼。（ ）20. 普通編碼器中，允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，編碼器對(duì)優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。（ ）21. 1位加法器中，如果不考慮來(lái)自低位的進(jìn)位直接將兩個(gè)1位二進(jìn)制數(shù)相加，稱(chēng)為全加器。（ ）第5章 觸發(fā)器一、單項(xiàng)選擇1.對(duì)于同步觸發(fā)的D型觸發(fā)器，要使輸出為1 ，則輸入信號(hào)D滿足（ , ）A、D=1 B、D=0 C、不確定 D、D=0或D=12. 當(dāng)J=0，K=0時(shí)，鐘控JK觸發(fā)器的次態(tài)輸出為 （ ）。A、現(xiàn)態(tài)不變 B、1 C、現(xiàn)態(tài)取反 D、03. 基本RS觸發(fā)器在觸發(fā)脈沖消失后，輸出狀態(tài)將（ ）A、隨之消失 B、發(fā)生翻轉(zhuǎn) C、恢復(fù)原態(tài) D、保持現(xiàn)態(tài)4. 激勵(lì)信號(hào)有約束條件的觸發(fā)器是（） A、RS觸發(fā)器 B、D觸發(fā)器 C、JK觸發(fā)器 D、T觸發(fā)器5. 為了使觸發(fā)器克服空翻與振蕩，應(yīng)采用 （ ）。A、CP高電平觸發(fā) B、CP低電平觸發(fā) C、CP低電位觸發(fā) D、CP邊沿觸發(fā)6. 對(duì)于J-K觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能。A、R-S； B、D； C、T； D、T7. 如果J=K=1，每次出現(xiàn)時(shí)鐘脈沖時(shí)，JK觸發(fā)器都要（ ）A、置1 B、置0 C、保持 D、翻轉(zhuǎn)8. 欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（; ）。A、 B、 C、 D、9. 滿足特征方程的觸發(fā)器稱(chēng)為（ ）。A、D觸發(fā)器 B、JK觸發(fā)器 C、T觸發(fā)器 D、T觸發(fā)器10. 要使JK觸發(fā)器在時(shí)鐘脈沖作用下的次態(tài)與現(xiàn)態(tài)相反，JK的取值應(yīng)為( )A、00 B、11 C、01 D、01或1011. 欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（ ）。A、 B、 C、 D、12. 一個(gè)T觸發(fā)器，在T=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器（ ）。A、保持原態(tài) B、置0 C、置1 D、翻轉(zhuǎn)13. 同步RS觸發(fā)器不允許輸入的變量組合RS為( ) A、00 B、01 C、10 D、1114. 對(duì)于觸發(fā)器，若CP脈沖到來(lái)時(shí)所加的激勵(lì)信號(hào)，可以使觸發(fā)器的狀態(tài)（ ）A、由0變0 B、由變0 C、由變1 D、由1變015. 使同步RS觸發(fā)器置0的條件是RS為（ ） A、00 B、01 C、10 D、1116. 主從JK觸發(fā)器是（ ） A、在CP上升沿觸發(fā) B、在CP下降沿觸發(fā) C、在CP=1時(shí)觸發(fā) D、與CP無(wú)關(guān)17. 若JK觸發(fā)器的原狀態(tài)為0，欲在CP作用后仍為0狀態(tài)，在激勵(lì)JK應(yīng)為（ ）A、J=0，K=0 B、J=1，K=1 C、J=0，K=X D、J=X，K=X （注：X表示0、1均可）18. T觸發(fā)器的特征方程為（ ）A、 B、 C、 D、19. 將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，則應(yīng)令（ ）A、 B、 C、 D、20. 對(duì)于D觸發(fā)器，欲使，應(yīng)使輸入D=（ ） 。 A、0 B、1 C、Q D、21. 對(duì)于JK觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能。A、RS B、D C、T D、T22.