數(shù)字邏輯設(shè)計(jì)及應(yīng)用 本科3 答案Word版

姓名_ 專業(yè)名稱_班號(hào)_學(xué)號(hào)_教學(xué)中心_ 密 封 線 電子科技大學(xué)網(wǎng)絡(luò)教育考卷（C卷）(20 年至20 學(xué)年度第 學(xué)期)考試時(shí)間 年 月 日(120分鐘) 課程 數(shù)字邏輯設(shè)計(jì)及應(yīng)用（本科） 教師簽名_ 大題號(hào)一二三四五六七八九十合 計(jì)得 分一、填空題(每空1分，共20分)1、10111012= 135 8= 5D 16= 1110011 格雷碼2、FF16= 255 10= 001001010101 8421BCD= 010110001000 余3碼3、已知某數(shù)的反碼是1010101，則該數(shù)的對(duì)應(yīng)的原碼是 1101010 ，補(bǔ)碼是 1101011 ；4、邏輯運(yùn)算的三種基本運(yùn)算是 與或非 ；圖1-85、一個(gè)邏輯在正邏輯系統(tǒng)下，表達(dá)式為，則該邏輯在負(fù)邏輯系統(tǒng)下，表達(dá)式為 AB ；6、邏輯式A/(B+CD/)的反演式為 A+B/(C/+D) ；7、已知,則（ 2,4,5,6,7 ）（ 2,4,5,6,7 ）；8、請(qǐng)問(wèn)圖1-8邏輯為Y= (AB)/ ；9、n選1的數(shù)據(jù)選擇器的地址輸入的位數(shù)為 log2n(向上取整) 位，多路輸入端得個(gè)數(shù)為 n 個(gè)；10、如果用一個(gè)JK觸發(fā)器實(shí)現(xiàn)D觸發(fā)器的功能，已知D觸發(fā)器的輸入信號(hào)為D，則該JK觸發(fā)器的驅(qū)動(dòng)為： J=D;K=D/ ；11、如果用一個(gè)D觸發(fā)器實(shí)現(xiàn)T觸發(fā)器的功能，已知T觸發(fā)器的輸入信號(hào)為T，則該D觸發(fā)器的驅(qū)動(dòng)為： TQ ；12、如果讓一個(gè)JK觸發(fā)器只實(shí)現(xiàn)翻轉(zhuǎn)功能，則該觸發(fā)器的驅(qū)動(dòng)為： J=K=1 ；13、利用移位寄存器實(shí)現(xiàn)順序序列信號(hào)1001110的產(chǎn)生，則該移位寄存器中觸發(fā)器的個(gè)數(shù)為： 大于或等于3 個(gè)；二、選擇題（每題1分，共10分）1、以下有關(guān)原碼、反碼和補(bǔ)碼的描述正確的是： .二進(jìn)制補(bǔ)碼就是原碼除符號(hào)位外取反加1； .補(bǔ)碼即是就是反碼的基礎(chǔ)上再加1； .負(fù)數(shù)的原碼、反碼和補(bǔ)碼相同； .正數(shù)的原碼、反碼和補(bǔ)碼相同；2、下列邏輯表達(dá)式中，與不等的邏輯是： . . 3、已知門電路的電平參數(shù)如下：請(qǐng)問(wèn)其低電平的噪聲容限為：. 0.05V . 0.2V. 2.95V . 2.7V4、下列邏輯中，與相同的邏輯是： . . .5、有如下所示波形圖，已知ABC為輸入變量，Y為輸出變量，我們可以得到該邏輯的函數(shù)式為：. .圖2-5. .6、在同步狀態(tài)下，下面哪種時(shí)序邏輯器件的狀態(tài)更新僅僅發(fā)生在時(shí)鐘觸發(fā)沿來(lái)臨的瞬間，并且狀態(tài)更新的依據(jù)也僅僅取決于當(dāng)時(shí)的輸入情況：.鎖存器 .電平觸發(fā)的觸發(fā)器.脈沖觸發(fā)的觸發(fā)器 .邊沿觸發(fā)的觸發(fā)器器7、或非門所構(gòu)成的SR觸發(fā)器的輸入為S和R，則其工作時(shí)的約束條件為：. . .8、要實(shí)現(xiàn)有效狀態(tài)數(shù)為8的扭環(huán)計(jì)數(shù)器，則所需移位寄存器中的觸發(fā)器個(gè)數(shù)為：.8 .4 .3 .29、下面的電路，屬于組合邏輯的電路是：.串行數(shù)據(jù)檢測(cè)器.多路數(shù)據(jù)選擇器 .順序信號(hào)發(fā)生器 .脈沖序列發(fā)生器10、欲將幅度適宜的波形變換為同頻率的矩形脈沖電壓波形，應(yīng)采用 .計(jì)數(shù)器 .施密特觸發(fā)器 .JK觸發(fā)器 .數(shù)據(jù)選擇器 三、判斷題（每題1分，共10分）1、如果邏輯AB=AC，則B=C；（ ）2、如果邏輯A+B=A+C，則B=C；（ ）整理為word格式3、如果邏輯AB+AC=1，則A=1；（ ）4、如果邏輯AB+AC=0，則A=0；（ ）5、若干個(gè)邏輯信號(hào)進(jìn)行異或操作，如果這些信號(hào)中邏輯“1”的個(gè)數(shù)為奇數(shù)，則輸出結(jié)果為1；（ ）6、A1=A/；（ ）7、A+A+A=A·A·A；（ ）8、對(duì)于CMOS集成門電路而言，與門的結(jié)構(gòu)比與非門的結(jié)構(gòu)更為簡(jiǎn)單一些；（ ）9、TTL邏輯比CMOS邏輯的運(yùn)行功耗更低，所以更利于集成；（ ）10、影響CMOS集成門電路的運(yùn)行速度主要是傳輸延遲和轉(zhuǎn)換時(shí)間；（ ）四、卡諾圖化簡(jiǎn)（8分） 將邏輯F（A,B,C,D）=Sm(0,1,3,4,6,7,14,15)+d(8,9,10,11,12,13)化成最簡(jiǎn)或與函數(shù)式；F=C/D/+B/D+BC答案不唯一五、組合邏輯分析，要求如下（8分）圖5完成圖5所示電路的邏輯分析，并寫(xiě)出：1、 邏輯Y的函數(shù)式2、 寫(xiě)出該邏輯的真值表1、 函數(shù)式2、 真值表六、時(shí)序邏輯分析，要求如下：（14分）請(qǐng)分析圖6所示電路的邏輯，并寫(xiě)出：1、 驅(qū)動(dòng)方程和輸出方程；2、 狀態(tài)方程；3、 畫(huà)出狀態(tài)轉(zhuǎn)換圖或者狀態(tài)轉(zhuǎn)換表；圖6驅(qū)動(dòng)方程：， ， 狀態(tài)方程：輸出方程： 狀態(tài)表：或者狀態(tài)圖：整理為word格式七、組合邏輯設(shè)計(jì)，要求如下：（8分）請(qǐng)利用一塊8選1的數(shù)據(jù)選擇器芯片74153來(lái)實(shí)現(xiàn)如下邏輯：；可加一定的門電路來(lái)實(shí)現(xiàn)。先對(duì)數(shù)據(jù)選擇器進(jìn)行擴(kuò)展，然后在賦值八、時(shí)序邏輯設(shè)計(jì)，要求如下：（10分）請(qǐng)利用移位寄存器74194和一定的門電路結(jié)構(gòu)，設(shè)計(jì)一個(gè)3位的扭環(huán)計(jì)數(shù)器，要求該電路能夠自行啟動(dòng)1、畫(huà)出能夠自行啟動(dòng)的3位扭環(huán)計(jì)數(shù)器狀態(tài)圖2、請(qǐng)?jiān)?4194芯片上完成該邏輯，已知74194芯片的邏輯功能定義如下：能夠自行啟動(dòng)的3位扭環(huán)計(jì)數(shù)器，其狀態(tài)圖和反饋函數(shù)定義如下：求反饋函數(shù)：F=Q2/+Q1/Q0選擇右移方式，完成電路圖如下：九、時(shí)序邏輯設(shè)計(jì)，要求如下：（12分）圖91/1已知一個(gè)時(shí)序邏輯的狀態(tài)轉(zhuǎn)換圖如圖9所示。請(qǐng)完成該邏輯電路的設(shè)計(jì)，無(wú)須考慮自啟動(dòng)問(wèn)題。選擇D觸發(fā)器來(lái)實(shí)現(xiàn)。要求寫(xiě)出：1、 狀態(tài)方程2、 驅(qū)動(dòng)方程和輸出方程；3、 畫(huà)出邏輯圖（已知三個(gè)狀態(tài)的編碼分別為S0：Q1Q0=00；S1：Q1Q0=01；S2：Q1Q0=10；狀態(tài)表如下：狀態(tài)方程：驅(qū)動(dòng)方程和輸出方程：電路圖略； 友情提示：本資料代表個(gè)人觀點(diǎn)，如有幫助請(qǐng)下載，謝謝您的瀏覽！ 整理為word格式