【西安交通大學(xué)】【數(shù)字邏輯實(shí)驗(yàn)】【實(shí)驗(yàn)報(bào)告】【參考樣本】

《【西安交通大學(xué)】【數(shù)字邏輯實(shí)驗(yàn)】【實(shí)驗(yàn)報(bào)告】【參考樣本】》由會(huì)員分享，可在線閱讀，更多相關(guān)《【西安交通大學(xué)】【數(shù)字邏輯實(shí)驗(yàn)】【實(shí)驗(yàn)報(bào)告】【參考樣本】（13頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、 實(shí)驗(yàn)報(bào)告的格式 封面內(nèi)容： 標(biāo)題： 數(shù)字邏輯電路專題實(shí)驗(yàn)報(bào)告 副標(biāo)題： —— （設(shè)計(jì)項(xiàng)目的名稱） 班級(jí): 姓名： 學(xué)號(hào): 同組成員：(姓名) 日期： 聯(lián)系電話： 報(bào)告的內(nèi)容： 1. 實(shí)驗(yàn)?zāi)康? 2. 實(shí)驗(yàn)項(xiàng)目名稱與實(shí)現(xiàn)的功能目標(biāo) 3. 詳細(xì)的系統(tǒng)設(shè)計(jì)方案：系統(tǒng)模塊圖、狀態(tài)圖、狀態(tài)表、ASM圖等； 4. 各功能模塊說明：子模塊電路原理圖、狀態(tài)圖、狀態(tài)表、ASM圖等； 各邏輯圖、表達(dá)式、或HDL代碼的分析及其相關(guān)說明等； 輸入、輸出信號(hào)的時(shí)間圖（時(shí)序圖）；

2、 6. 測(cè)試結(jié)果的分析： 模擬仿真時(shí)各種輸入、輸出信號(hào)的時(shí)間圖（時(shí)序圖）； 實(shí)驗(yàn)的測(cè)試結(jié)果的討論：包括實(shí)驗(yàn)中間結(jié)果、仿真的最終結(jié)果的分析，是否達(dá)到預(yù)期的目標(biāo)與效果；遇到的問題及解決的方法。 7. 實(shí)驗(yàn)總結(jié)：對(duì)設(shè)計(jì)實(shí)現(xiàn)的項(xiàng)目進(jìn)行評(píng)價(jià)，總結(jié)經(jīng)驗(yàn)，尤其是對(duì)項(xiàng)目的進(jìn)一步完善提出意見。 9. 參考書或文獻(xiàn)目錄 參考報(bào)告樣本： 數(shù)字邏輯電路專題實(shí)驗(yàn)報(bào)告 ——多功能數(shù)字鐘設(shè)計(jì) 班級(jí)： 計(jì)算機(jī) 71 姓名： 王 三 學(xué)號(hào)： 070552** 同組者： 孫一波

3、 日期：2009年6月30日 聯(lián)系電話： 82670039 目 錄 一．實(shí)驗(yàn)?zāi)康?3 二．設(shè)計(jì)項(xiàng)目實(shí)現(xiàn)的目標(biāo) 4 三．項(xiàng)目設(shè)計(jì)概要 4 1. 項(xiàng)目整體設(shè)計(jì)概述： 4 2. 項(xiàng)目設(shè)計(jì)特點(diǎn)： 4 3. 個(gè)人任務(wù)說明： 4 四．系統(tǒng)設(shè)計(jì)方案 5 1. 系統(tǒng)功能模塊示意圖： 5 2. 功能模塊說明： 5 總控電路 5 電子鐘計(jì)時(shí)電路： 8 秒表計(jì)時(shí)電路： 8 電子鐘、秒表顯示電路： 8 五．測(cè)試結(jié)果及分析 9 1. 模擬仿真測(cè)試方案： 9 2. 分頻器模擬仿真測(cè)試波形圖： 9 3. 總控模塊模擬仿真測(cè)試電路圖： 11 4. 總控模塊模擬仿真測(cè)

4、試波形圖： 11 六．項(xiàng)目總結(jié) 12 七．結(jié)束語 12 八．參考書 13 一．實(shí)驗(yàn)?zāi)康? 數(shù)字邏輯電路專題實(shí)驗(yàn)是對(duì)“數(shù)字邏輯”課程內(nèi)容的全面、系統(tǒng)的總結(jié)、鞏固和提高的一項(xiàng)課程實(shí)踐活動(dòng)。根據(jù)數(shù)字邏輯的特點(diǎn)，選擇相應(yīng)的題目，在老師的指導(dǎo)下，由學(xué)生獨(dú)立完成。目的是通過實(shí)驗(yàn)使學(xué)生掌握數(shù)字邏輯電路設(shè)計(jì)的基本方法和技巧，正確運(yùn)用MaxPlusⅡ軟件及實(shí)驗(yàn)室多功能學(xué)習(xí)機(jī)硬件平臺(tái)，完成所選題目的設(shè)計(jì)任務(wù)，并掌握數(shù)字邏輯電路測(cè)試的基本方法，訓(xùn)練學(xué)生的動(dòng)手能力和思維方法。通過實(shí)驗(yàn)，一方面提高運(yùn)用數(shù)字邏輯電路解決實(shí)際問題的能力，另一方面使學(xué)生更深入的理解所學(xué)知識(shí)，為以后的計(jì)算

5、機(jī)硬件課程的學(xué)習(xí)奠定良好的基礎(chǔ)。 二．設(shè)計(jì)項(xiàng)目實(shí)現(xiàn)的目標(biāo) 設(shè)計(jì)實(shí)現(xiàn)一個(gè)數(shù)字式多功能電子表（內(nèi)含數(shù)字電子鐘、數(shù)字秒表）。其中電子鐘采用24小時(shí)計(jì)時(shí)（具有整點(diǎn)報(bào)時(shí)功能），數(shù)字秒表計(jì)時(shí)范圍0min0.00s～99min59.99s，電子鐘與秒表的顯示均由LED七段數(shù)碼管顯示。系統(tǒng)可以在電子鐘和秒表之間進(jìn)行顯示切換，秒表和電子鐘兩個(gè)模塊相互獨(dú)立，運(yùn)行時(shí)互不干擾，僅接受總控電路的控制。 三．項(xiàng)目設(shè)計(jì)概要 1. 項(xiàng)目整體設(shè)計(jì)概述： 整個(gè)電子表分為三個(gè)主功能模塊：總控電路、電子鐘計(jì)時(shí)電路和秒表計(jì)時(shí)電路。為電子鐘和秒表工作產(chǎn)生時(shí)鐘信號(hào)的分頻器（可輸出秒表時(shí)鐘信號(hào)100Hz，電子鐘時(shí)鐘信號(hào)1Hz，電子

6、鐘時(shí)間設(shè)置時(shí)鐘信號(hào)10Hz）包含在總控電路中。電子鐘和秒表模塊中分別包括兩者的時(shí)間計(jì)時(shí)和顯示功能電路。總控模塊負(fù)責(zé)控制整個(gè)系統(tǒng)的運(yùn)行：系統(tǒng)的啟動(dòng)/關(guān)閉、分頻器的清零（僅在啟動(dòng)時(shí)使用1次）以及產(chǎn)生各種控制信號(hào)（電子鐘與秒表顯示間的切換、電子鐘時(shí)/分的設(shè)置、秒表啟動(dòng)/停止/清零）。 2. 項(xiàng)目設(shè)計(jì)特點(diǎn)： 我們?cè)陧?xiàng)目設(shè)計(jì)過程中采用模塊化設(shè)計(jì)思想，事先制定了模塊間的接口方案，使得整個(gè)系統(tǒng)的組合變得十分靈活。由于我們?cè)谠O(shè)計(jì)時(shí)為電子鐘和秒表模塊中都加入了顯示電路，總控模塊可分別與之連接組成一個(gè)分系統(tǒng)，便于調(diào)試。在最終整合時(shí)，我們也只需要將兩個(gè)模塊中的顯示電路合二為一即可。 3. 個(gè)人任務(wù)說明：

7、 我在本次實(shí)驗(yàn)中主要任務(wù)是：項(xiàng)目整體設(shè)計(jì)思路制定及功能模塊劃分、模塊間接口的制定以及系統(tǒng)總控模塊的設(shè)計(jì)與調(diào)試工作。另外，電子鐘和秒表的顯示電路也由我設(shè)計(jì)實(shí)現(xiàn)。 四．系統(tǒng)設(shè)計(jì)方案 1. 系統(tǒng)功能模塊示意圖： 總控電路 （內(nèi)含分頻器） 電子鐘計(jì)時(shí)及顯示電路 秒表計(jì)時(shí)及顯示電路 時(shí)鐘輸入(1000Hz) 控制開關(guān)輸入(實(shí)驗(yàn)板) 實(shí)驗(yàn)板LED7段數(shù)碼管 蜂鳴器 2. 功能模塊說明： 總控電路 模塊功能： 輸入：實(shí)驗(yàn)板時(shí)鐘（頻率1000Hz），實(shí)驗(yàn)板控制開關(guān)（共使用6個(gè)）； 輸出：秒表時(shí)鐘CLK_Secend（頻率100Hz），電子鐘時(shí)鐘CLK_Clock_S、CL

8、K_Clock_M、CLK_Clock_H（分別對(duì)應(yīng)秒、分、時(shí)，頻率1Hz），電子鐘時(shí)間設(shè)置用時(shí)鐘（頻率10Hz），秒表啟動(dòng)/停止信號(hào)Start_Secend，秒表清零信號(hào)CLR_Secend，顯示切換信號(hào)（OUT_Swap）及顯示選擇編碼信號(hào)（為3位二進(jìn)制數(shù)CBA）。 其中，電子鐘時(shí)間設(shè)置用時(shí)鐘的時(shí)設(shè)置、分設(shè)置時(shí)鐘分別與電子鐘時(shí)鐘CLK_Clock_M、CLK_Clock_H共用一個(gè)輸出端，系統(tǒng)根據(jù)控制輸入選擇某一個(gè)時(shí)鐘信號(hào)輸出（此時(shí)另一個(gè)時(shí)鐘信號(hào)的輸出處于高阻抗?fàn)顟B(tài)）。由于實(shí)驗(yàn)板上的6個(gè)LED數(shù)碼管共用一個(gè)輸入端，并且同一時(shí)刻僅有一個(gè)數(shù)碼管可用于顯示，因此需要總控電路提供數(shù)碼管的

9、選擇編碼信號(hào)。 實(shí)驗(yàn)板控制開關(guān)信號(hào)（6位）說明： 1 2 3 4 5 6 SYS_Start SYS_Clear SYS_Swap SYS_EN1 SYS_EN2 Clock_Set 系統(tǒng)啟動(dòng)（1）/關(guān)閉（0） 分頻器清零信號(hào)（高有效），僅在系統(tǒng)初始時(shí)使用（上下波動(dòng)開關(guān)一次即可） 顯示切換信號(hào) （0—時(shí)鐘，1—秒表） 在時(shí)鐘顯示狀態(tài)下： 00/01：正常運(yùn)行 10： 分設(shè)置狀態(tài) 11： 時(shí)設(shè)置狀態(tài) 在秒表顯示狀態(tài)下： 00： 停止 01： 啟動(dòng)秒表 10： 秒表清零 11：

10、 無效碼 時(shí)間設(shè)置開始（1）/停止（0） 模塊的設(shè)計(jì)： （1） 分頻器： 分頻器為一模1000計(jì)數(shù)器，由3片十進(jìn)制計(jì)數(shù)器74162級(jí)聯(lián)組成，所有74162的時(shí)鐘端接同一時(shí)鐘信號(hào)（頻率為1000Hz系統(tǒng)輸入信號(hào)）。第一片74162的使能端ENT和ENP信號(hào)與全系統(tǒng)開啟/關(guān)閉控制信號(hào)SYS_Start相連接，計(jì)數(shù)器的清零信號(hào)統(tǒng)一由系統(tǒng)控制信號(hào)SYS_Clear提供。在每片74162的進(jìn)位端（RCO）接一個(gè)信號(hào)輸出端，分別作為秒表時(shí)鐘、電子鐘時(shí)鐘和時(shí)間設(shè)置時(shí)鐘信號(hào)。 分頻器電路圖如下： 封裝完成的分頻器： （2）譯碼電路： 主體為一個(gè)3-8譯碼器。由于74138的輸出位低有

11、效，考慮到設(shè)計(jì)的需要（高有效信號(hào)輸出），對(duì)系統(tǒng)原有的74138的電路圖加以修改（將與非門改為與門），定義封裝后的電路符號(hào)為138mydef（如圖示）。 （3）數(shù)碼管選擇編碼生成器： 用一片74163構(gòu)建一個(gè)模6計(jì)數(shù)器。時(shí)鐘信號(hào)采用分頻器產(chǎn)生的秒表時(shí)鐘信號(hào)，2個(gè)使能端均與全系統(tǒng)開啟/關(guān)閉控制信號(hào)SYS_Start相連接。 最終完成的總控模塊電路圖： 封裝完成的總控模塊圖： 電子鐘計(jì)時(shí)電路： 本模塊由同組成員王一波完成。 秒表計(jì)時(shí)電路： 本模塊由同組成員王一波完成。 電子鐘、秒表顯示電路： 功能： 輸入：電子鐘/秒表時(shí)間輸出、總控電路顯示選擇編碼C

12、BA、顯示切換信號(hào)OUT_Swap。 輸出：LED數(shù)碼管顯示信號(hào)（ABCDEFG），數(shù)碼管選擇信號(hào)（編號(hào)為123456，任一時(shí)刻僅有一位有效）。 受實(shí)驗(yàn)平臺(tái)硬件限制，實(shí)驗(yàn)板上6個(gè)LED數(shù)碼管公用輸入端，而且每次只有一個(gè)LED數(shù)碼管可用于顯示。因此電子鐘/秒表必須共輸出端。為使各路輸出不相互影響，我們決定采用三態(tài)緩沖門電路進(jìn)行輸出控制，使任一時(shí)刻僅有一路輸出送至LED數(shù)碼管輸入端?？紤]到需要在6個(gè)數(shù)碼管間選擇一個(gè)用于顯示相應(yīng)的一位時(shí)間值，采用對(duì)顯示選擇編碼CBA進(jìn)行譯碼選擇LED數(shù)碼管及對(duì)應(yīng)的時(shí)間值輸出。 電路設(shè)計(jì)： （1）三態(tài)緩沖門： 設(shè)計(jì)時(shí)我們發(fā)現(xiàn)設(shè)計(jì)軟件中并沒有提供我們所需要的4

13、位三態(tài)緩沖門74125/74126，于是我們根據(jù)8總線三態(tài)緩沖門74541的設(shè)計(jì)，自行定制了4總線三態(tài)緩沖門74125mydef。完成封裝的74125mydef如下： （2）顯示電路： 說明：此電路為電子鐘/秒表模塊的一部分，圖中未接輸入端的連線在模塊中將與電子鐘/秒表的計(jì)時(shí)輸出端相連。電路的測(cè)試也并入其所在模塊。 五．測(cè)試結(jié)果及分析 1. 模擬仿真測(cè)試方案： 將總控模塊中的分頻器和分頻器以外的部分分別進(jìn)行波形仿真測(cè)試。在對(duì)電路中除分頻器以外的部分進(jìn)行測(cè)試時(shí)，需要對(duì)原先的電路圖稍作修改：將分頻器、分頻器清零信號(hào)輸入端及有關(guān)連線刪除，然后添加3個(gè)時(shí)鐘信號(hào)輸入端（按輸入信號(hào)頻率由

14、高到低分為CLK_IN1、CLK_IN2、CLK_IN3，分別對(duì)應(yīng)秒表時(shí)鐘、時(shí)間設(shè)置用時(shí)鐘、電子鐘時(shí)鐘），并將相應(yīng)連線正確連接。 2. 分頻器模擬仿真測(cè)試波形圖： 圖1： 圖2： 圖3： 對(duì)圖3的一點(diǎn)說明：圖中的CLK_IN時(shí)鐘信號(hào)因縮放倍率的問題，無法顯示出正常狀態(tài)下的時(shí)鐘波形。 從以上3幅圖中可以看出：分頻器中由CLK_IN到CLK_Secend、由CLK_Set到CLK_Set和由CLK_Set到CLK_Clock均遵循滿10進(jìn)1的原則，因此我們認(rèn)為分頻器的工作是正確的。 3. 總控模塊模擬仿真測(cè)試電路圖： 4. 總控模塊模擬仿真測(cè)試波形圖： 圖

15、1： 圖2： 說明：圖中的黑色粗線表示輸出為高阻抗。 分析時(shí)我們令X=SYS_Swap，Y=SYS_EN1，Z=SYS_EN2。 系統(tǒng)處于電子鐘顯示狀態(tài)（即X=0）時(shí)，可以看到當(dāng)YZ=00或01時(shí)，時(shí)、分、秒輸出端的時(shí)鐘信號(hào)完全相同；當(dāng)YZ=10且CLOCK_SET=1時(shí)，僅在“分”輸出端有時(shí)鐘信號(hào)；當(dāng)YZ=11且CLOCK_SET=1時(shí)，僅在“時(shí)”輸出端有時(shí)鐘信號(hào)。 系統(tǒng)處于秒表顯示狀態(tài)（即X=1）時(shí)，可以看到秒表時(shí)鐘輸出端CLK_Secend波形與輸入CLK_IN3完全相同，符合設(shè)計(jì)要求；當(dāng)YZ=01時(shí)，秒表啟動(dòng)信號(hào)Start_Secend有效（對(duì)應(yīng)波形圖中的值為1）；當(dāng)

16、YZ=10時(shí)，秒表清零信號(hào)CLR_Secend有效。 綜合以上分析，我們認(rèn)為整個(gè)總控模塊工作正常，符合預(yù)期設(shè)計(jì)目標(biāo)。 六．項(xiàng)目總結(jié) 整個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn)難度不大，項(xiàng)目的設(shè)計(jì)過程也比較順利，并完成了預(yù)期的設(shè)計(jì)任務(wù)。畢竟我們只是學(xué)過一些比較基礎(chǔ)的數(shù)字邏輯理論知識(shí)，能力有限，雖然整個(gè)模塊經(jīng)過精心設(shè)計(jì)和調(diào)試，其中仍難免存在一些不足之處。例如：分頻器的工作受外接時(shí)鐘信號(hào)（由實(shí)驗(yàn)板上的5G555振蕩器提供）的影響較大，工作輸出頻率不是很穩(wěn)定。 實(shí)驗(yàn)中我原先的設(shè)想是實(shí)現(xiàn)生活中人們經(jīng)常使用的電子表的部分功能，但實(shí)驗(yàn)板上僅提供有邏輯開關(guān)，沒有按鈕，因此這里設(shè)計(jì)的總控電路使用了多達(dá)5個(gè)控制信號(hào)輸入端，整體控

17、制也顯得比較麻煩。如果有按鈕的話，預(yù)計(jì)只需要3個(gè)控制輸入端即可滿足需要。 七．結(jié)束語 數(shù)字邏輯專題實(shí)驗(yàn)對(duì)我們進(jìn)一步理解所學(xué)理論知識(shí)、深化對(duì)數(shù)字邏輯電路的認(rèn)識(shí)有著不可替代的重要作用。計(jì)算機(jī)本身就屬于工科專業(yè)，要求學(xué)生具備較高的動(dòng)手實(shí)踐操作能力，不能僅僅局限于課本知識(shí)的學(xué)習(xí)。數(shù)字邏輯專題實(shí)驗(yàn)與數(shù)字邏輯課程一脈相承，在我們剛學(xué)完理論知識(shí)后就能得到相應(yīng)的實(shí)踐能力訓(xùn)練，把所學(xué)知識(shí)應(yīng)用到自己的設(shè)計(jì)題目過程中去，是一個(gè)難得的機(jī)會(huì)。 專題實(shí)驗(yàn)不僅使我對(duì)所學(xué)知識(shí)有了更加深入的理解，也讓我了解了數(shù)字邏輯電路的基本設(shè)計(jì)過程和調(diào)試方法，并能夠利用MaxPlusⅡ軟件及實(shí)驗(yàn)室提供的多功能學(xué)習(xí)機(jī)硬件平臺(tái)完成一些比較簡單的數(shù)字邏輯電路題目的設(shè)計(jì)任務(wù)。同時(shí)，對(duì)數(shù)字邏輯電路的深入理解也為我以后的計(jì)算機(jī)硬件課程的學(xué)習(xí)奠定了良好的基礎(chǔ)。另一方面，實(shí)驗(yàn)增強(qiáng)了我的團(tuán)隊(duì)合作意識(shí)和能力，這對(duì)我今后的發(fā)展大有裨益。 對(duì)專題實(shí)驗(yàn)課程的一點(diǎn)想法：在實(shí)驗(yàn)題目設(shè)計(jì)開始前，希望指導(dǎo)老師能向?qū)W生推薦一些對(duì)學(xué)生完成實(shí)驗(yàn)設(shè)計(jì)有所幫助的的參考書籍。學(xué)生懂的多了，也就敢于向一些難度較高的題目提出挑戰(zhàn)。個(gè)人覺得這樣可能會(huì)更好一點(diǎn)。 八．參考書