基于SOPC的彩燈控制器設計課程設計.doc

《基于SOPC的彩燈控制器設計課程設計.doc》由會員分享，可在線閱讀，更多相關《基于SOPC的彩燈控制器設計課程設計.doc（20頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、湖南工程學院課 程 設 計課程名稱 嵌入式系統(tǒng)課程設計 課題名稱 基于SOPC的彩燈控制器設計 專 業(yè) 電子科學與技術 班 級 0000 學 號 00 姓 名 指導教師 00000 2013 年 11 月 4 日 設計內(nèi)容與設計要求一 設計內(nèi)容：采用SOPC技術設計一個彩燈控制器；1、 功能要求1） 配置NIOS II軟核系統(tǒng)；2） 在基于Eclipse的Nios 集成開發(fā)環(huán)境 (IDE）上開發(fā)彩燈控制器3） 至少實現(xiàn)8個LED，3種以上的花色。2、 功能擴展自擬二 設計要求：1 設計思路清晰，給出整體設計框圖2 NIOS II處理器選擇配置合理；3 仿真 、調(diào)試、驗證電路模塊；4 撰寫設計報

2、告。主要設計條件1. PC機電腦； 2. ED1 SOPC實驗開發(fā)系統(tǒng)。說明書格式1、 課程設計封面；2、 課程設計任務；3、 說明書目錄；4、 設計總體方案；5、 系統(tǒng)基本原理分析；6、 軟件設計；7、 系統(tǒng)調(diào)試；8、 課程設計總結9、 參考文獻；10、 課程設計成績評分表。進 度 安 排第一周 星期一 上午 安排任務、講課。 星期一 下午- 星期二 下午 查資料、設計星期三開始 軟件設計仿真第二周 星期三星期四 1、 調(diào)試驗收2、 寫課程設計報告書 星期五 答辯地 點：嵌入式微處理器及SOPC實驗室參 考 文 獻1、SOPC 嵌入式系統(tǒng)基礎教程 北京航空航天出版社出版2、SOPC技術與應用

3、機械工業(yè)出版社3、SOPC 技術實用教程 清華大學出版社4、挑戰(zhàn)SOC - - 基于NIOSII的SOPC設計與實踐 清華大學出版社5、NiosII嵌入式軟核SOPC設計原理及應用 北京航空航天大學出版社6、FPGA與SOPC設計教程-DE2實踐 西安電子科技大學出版社目錄摘要1第一章 緒論21.1 SOPC概述21.1.1 功能簡介21.1.2 SOPC對的發(fā)展過程21.1.3 SOPC的優(yōu)勢31.2 NIOS II工具基本模塊介紹3第二章 彩燈控制器的設計42.1 設計要求42.1.1 設計任務42.1.2 設計內(nèi)容42.1.3 設計要求42.2 設計思路42.2.1 設計流程圖42.2.

4、2 設計原理5第三章 程序設定與分析53.1 時序控制部分53.2 發(fā)光二極管、數(shù)碼管顯示及揚聲器控制程序63.2.1 花型A顯示程序63.2.2 花型B顯示程序6第四章 波形仿真分析74.1 花型A波形仿真74.2 花型B波形仿真84.3 花型B波形仿真9心得體會11參考文獻12摘要 21世紀，電子技術迅猛發(fā)展，高薪技術日新月異。傳統(tǒng)的設計方法正逐步退出史的舞臺，取而代之的是基于EDA技術的芯片設計技術，它正在成為電子系統(tǒng)設計的主流。大規(guī)?？删幊唐骷F(xiàn)場可編程門陣列SOPC和復雜可編程邏輯器件CPLD是當今應用最廣泛的兩類可編程專用集成電路。 近年來,EDA技術高速發(fā)展使現(xiàn)代電子產(chǎn)品向著功能

5、多樣化，體積最小化,功耗最低化的方向發(fā)展。 它與傳統(tǒng)電子產(chǎn)品在設計上的顯著優(yōu)勢就是:第一大量使用大規(guī)?？删幊踢壿?器 件，以 提 高 產(chǎn)品 性 能，縮 小 產(chǎn) 品 體 積，降 低 功 耗。第二是廣泛運用現(xiàn)代化計算機技術,以提高電子設計自動化程度,縮短開發(fā)周期,提高產(chǎn)品的競爭力。 所以掌握這方面的應用極其重要，本題目就是基于SOPC這一技術完成實現(xiàn)的。 眾所周知，彩燈、流水燈、裝飾燈等在日常生活和商業(yè)都有極其廣泛的應用。具有很高的商業(yè)價值和研究價值。而對于越來越變化多端要求極高的燈飾行業(yè)，相對傳統(tǒng)的單片機來說，SOPC的性價比越來越高，功能強大能輕松的完成對彩燈的控制。 本題目基于SOPC技術設

6、計彩燈控制器。初步實現(xiàn)SOPC技術在燈飾行業(yè)的簡單應用，為深入提供了一些有價值的參考資料。 第一章 緒論 1.1 SOPC概述 System-on-a-Programmable-Chip，即可編程片上系統(tǒng)。 用可編程邏輯技術把整個系統(tǒng)放到一塊硅片上，稱作SOPC?？删幊唐舷到y(tǒng)（SOPC）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。1.1.1 功能簡介 SOPC設計技術涵蓋了嵌入式系統(tǒng)設計技術的全部內(nèi)容，除了以處理器和實時多任務操作系統(tǒng)（RTOS）為

7、中心的軟件設計技術、以PCB和信號完整性分析為基礎的高速電路設計技術以外，SOPC還涉及以引起普遍關注的軟硬件協(xié)同設計技術。由于SOPC的主要邏輯設計是在可編程邏輯器件內(nèi)部進行，而BGA封裝已被廣泛應用在微封裝領域中，傳統(tǒng)的調(diào)試設備，如：邏輯分析儀和數(shù)字示波器，已很難進行直接測試分析，因此，必將對以仿真技術為基礎的軟硬件協(xié)同設計技術提出更高的要求。同時，新的調(diào)試技術也已不斷涌現(xiàn)出來，如Xilinx公司的片內(nèi)邏輯分析儀Chip Scope ILA就是一種價廉物美的片內(nèi)實時調(diào)試工具。1.1.2 SOPC對的發(fā)展過程一直以來,在開發(fā)一個典型的系統(tǒng)時,設計人員仍不得不采用各種昂貴的,分立的模擬器件配合

8、可編程邏輯器件或者混合信號的ASIC作為解決方案.而SOPC是具有所有這些屬性的現(xiàn)成部件,利用它可以方便的選擇器件來構成一個系統(tǒng),而且可以根據(jù)系統(tǒng)的需要對處理器的資源進行裁剪.此外,由于各個器件之間通過總線的鏈接是自動生成的,這就大大縮減了系統(tǒng)的開發(fā)周期,也因此,針對于特定器件IP核的設計以及IP核的重用成為SOPC技術的發(fā)展的關鍵.與傳統(tǒng)方法相比,SOPC的設計方法必須有根本的改變,即從以功能設計為基礎的傳統(tǒng)流程,轉變到以功能組裝為基礎的全新流程. 1.1.3 SOPC的優(yōu)勢 SOPC技術的目標就是試圖將盡可能大而完整的電子系統(tǒng),包括嵌入式處理器系統(tǒng),接口系統(tǒng),硬件協(xié)處理器或加速器,DSP系

9、統(tǒng),數(shù)字通信系統(tǒng),存儲電路以及普通數(shù)字系統(tǒng)等,在單一可編程片上系統(tǒng)中實現(xiàn),使得所設計的系統(tǒng)在規(guī)模,可靠性,體積,功耗,功能,性能指標,上市周期,開發(fā)成本,產(chǎn)品維護及其硬件升級等多方面實現(xiàn)最優(yōu)化,而這也是SOPC技術發(fā)展的根本方向.目前SOPC的發(fā)展趨勢主要體現(xiàn)在以下四個方面:一是向更高密度,更大容量的千萬門系統(tǒng)級方向邁進;二是向低成本,低電壓,微功耗,微封裝和綠色化方向發(fā)展;三是IP資源復用理念將得到普遍認同并成為主要的設計方式;四是嵌入式處理器IP將成為SOPC的核心.1.2 NIOS II工具基本模塊介紹 能夠滿足任何應用32位嵌入式微處理器的需要，客戶可以將第一代Nios處理器設計移植到

10、某種Nios 處理器上，Altera將長期支持現(xiàn)有FPGA系列上的第一代Nios處理器。另外，Altera提供了一鍵式移植選項，可以升級至Nios 系列。Nios 處理器也能夠在HardCopy器件中實現(xiàn)，Altera還為基于Nios 處理器的系統(tǒng)提供ASIC的移植方式。 Nios 處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境（IDE）、JTAG調(diào)試器、實時操作系統(tǒng)（RTOS）和TCP/IP協(xié)議棧。設計者能夠用Altera Quartus 開發(fā)軟件中的SOPC Builder系統(tǒng)開發(fā)工具很容易地創(chuàng)建專用的處理器系統(tǒng)，并能夠根據(jù)系統(tǒng)的需求添加Nios 處理器核的數(shù)量。使用Nios 軟件

11、開發(fā)工具能夠為Nios 系統(tǒng)構建軟件，即一鍵式自動生成適用于系統(tǒng)硬件的專用C/C+運行環(huán)境。Nios 集成開發(fā)環(huán)境（IDE）提供了許多軟件模板，簡化了項目設置。此外，Nios 開發(fā)套件包括兩個第三方實時操作系統(tǒng)（RTOS）MicroC/OS-（Micrium），Nucleus Plus(ATI/Mentor）以及供網(wǎng)絡應用使用的TCP/IP協(xié)議棧。長期以來，Altera一直推行嵌入式處理器戰(zhàn)略的原因是，隨著應用的ASIC開發(fā)日益受到成本的困擾，OEM日漸轉向FPGA來構建自己的系統(tǒng)。這些系統(tǒng)中絕大多數(shù)需要一個處理器，而Altera正是為設計者提供了為FPGA優(yōu)化的靈活的嵌入式處理器方案，可以滿

12、足16位和32位嵌入式處理器市場的需求。第2章 彩燈控制器的設計2.1 設計要求2.1.1 設計任務 基于SOPC的彩燈控制器設計。2.1.2 設計內(nèi)容 采用SOPC技術設計一個彩燈控制器；功能要求 （1）配置NIOS II軟核系統(tǒng)； （2） 在基于Eclipse的Nios集成開發(fā)環(huán)境 (IDE）上開發(fā)彩燈控器。 （3）至少實現(xiàn)8個LED，3種以上的花色。2.1.3 設計要求 （1）設計思路清晰，給出整體設計框圖； （2）NIOS II處理器選擇配置合理； （3）仿真 、調(diào)試、驗證電路模塊；2.2 設計思路2.2.1 設計流程圖彩燈控制器時序控制部分（分頻器）數(shù)碼管動態(tài)顯示發(fā)光二極管動態(tài)顯示揚

13、聲器發(fā)生控制復 位 圖 1-1 彩燈控制器的設計流程圖2.2.2 設計原理彩燈控制器的設計核心主要是分頻器的使用，顯示部分的設計較簡易。分頻的方法有很多種，本次設計采用了其中較簡易的一種，通過計數(shù)器的分頻，將控制器外接的頻率分為幾個我們預先設定的值。當計數(shù)器達到預先設定的值，即產(chǎn)生一個上升沿，從而實現(xiàn)分頻。揚聲器通過不同的頻率控制發(fā)出不同的聲音。同樣發(fā)光二極管和數(shù)碼管的顯示速度也由其中分出來的一種頻率控制（控制顯示頻率在14之間為宜）。通過使能端的控制可以控制不同的數(shù)碼管顯示預先設定的圖案，數(shù)碼管依次顯示的圖案為AA、BB、CC，并隨著發(fā)光二極管同步動態(tài)顯示。AA為自左向右顯示，BB為自右向左

14、顯示，CC從二邊向中間再由中間向二邊發(fā)散顯示。與此同時，顯示不同的花型時揚聲器發(fā)出不同的聲音，代表不同的花型。本次設計還帶有復位功能，通過復位可以使彩燈控制器恢復到最初的狀態(tài)。第3章 程序設定與分析3.1 時序控制部分定義4個信號，cq,cllk1,clk2,clk3。第一次分頻，為50分頻，當clk發(fā)生變化，使a從000000變化到110010時產(chǎn)生一個上升沿clk1。如果a沒有變化到110010則a繼續(xù)自加，直到110010為止產(chǎn)生下一個上升沿。對clk進行25分頻，原理同上，產(chǎn)生信號clk2。對clk進行8分頻，產(chǎn)生一個新的時鐘脈沖信號clk3。對clk2再進行一次分頻，當clk2發(fā)生變

15、化，并且變化為上升沿時，z就加1，直到加到為20時，s就發(fā)生變化，加1，每當s發(fā)生變化，加到30時，s就加1。當s從00000變化到10111時，就對s清零，從而實現(xiàn)數(shù)碼顯示管和發(fā)光二極管的循環(huán)顯示，以達到顯示速度的要求。3.2 發(fā)光二極管、數(shù)碼管顯示及揚聲器控制程序3.2.1 花型A顯示程序當敏感信號s發(fā)生變化，對數(shù)碼管進行置位和置型，0001000也就是對相應的數(shù)碼管使之顯示花型為A，通過對數(shù)碼管使能端的置位，控制顯示的數(shù)碼管顯示為AA ，并且發(fā)光二極管最右邊顯示為亮。當S每變化一次，數(shù)碼管向左移動一格，發(fā)光二極管也同步向左移動，每次只亮一個燈。當 s變化到00111之后執(zhí)行下一段程序，同

16、時揚聲器發(fā)出聲音。 3.2.2 花型B顯示程序當敏感信號s發(fā)生變化至01000時，對數(shù)碼管進行置位和置型，0000011也就是對相應的數(shù)碼管使之顯示花型為B，通過對數(shù)碼管使能端的置位，控制顯示的數(shù)碼管顯示為BB ，并且發(fā)光二極管最左邊顯示為亮。當S每變化一次，數(shù)碼管向右移動一格，發(fā)光二極管也同步向右移動，每次只亮一個燈。當 s變化到01111之后執(zhí)行下一段程序，同時揚聲器發(fā)出聲音。 當敏感信號s發(fā)生變化至10000時，對數(shù)碼管進行置位和置型，1000110也就是對相應的數(shù)碼管使之顯示花型為C，通過對數(shù)碼管使能端的置位，控制顯示的數(shù)碼管顯示為CC ，并且發(fā)光二極管最左邊第一個和最右邊第一個顯示為

17、亮。當S每變化一次，數(shù)碼管向中間移動一格，發(fā)光二極管也同步中間移動，可以看到由二邊向中間移動再發(fā)散到二邊的變化過程。當 s變化到10111之后執(zhí)行再循環(huán)顯示A花型，同時揚聲器發(fā)出聲音。 第4章 波形仿真分析4.1 花型A波形仿真程序經(jīng)過編譯之后即可進行波形的仿真，為了方便觀察顯示結果，這里調(diào)節(jié)仿真時間為3us ,脈沖頻率clk的周期為5ns，復位信號暫且不進行仿真.。執(zhí)行Quartus軟件中的processing- start simulation選即可觀察到波形仿真圖像。如下圖所示為顯示花型AA的仿真結果。 圖 4-1 花型A波形仿真圖由圖4-1可知，當clk發(fā)生變化，來上升沿時，led7s

18、1為0001000即數(shù)碼管首先顯示為花型A 二極管按規(guī)定的顯示，首先led7s2位01111111即最右邊的二極管亮燈，led_selout為11000000即最右邊的2個數(shù)碼管顯示2個A的花型。當clk變化到規(guī)定次數(shù)時二極管的顯示開始按左移動，數(shù)碼顯示管也向左移動。Led7s2依次變化0111111111111110，實現(xiàn)二極管的向左移動；led_selout也依次變化1100000000000011實現(xiàn)數(shù)碼顯示管的向左移動。同時當clk信號變化50次時產(chǎn)生一個上升沿clk1，控制揚聲器發(fā)出聲音。4.2 花型B波形仿真圖 4-2 花型BB的波形仿真圖由圖4-2可知，當clk發(fā)生變化，來上升沿

19、時，led7s1為0000011即數(shù)碼管首先顯示為花型B二極管按規(guī)定的顯示，首先led7s2位11111110即最右邊的二極管亮燈，led_selout為00000011即最右邊的2個數(shù)碼管顯示2個B的花型。當clk變化到規(guī)定次數(shù)時二極管的顯示開始向右移動，數(shù)碼顯示管也向右移動。Led7s2依次變化1111111001111111，實現(xiàn)二極管的向右移動；led_selout也依次變化0000001111000000實現(xiàn)數(shù)碼顯示管的向右移動。同時當clk信號變化25次時產(chǎn)生一個上升沿clk2，控制揚聲器發(fā)出聲音。4.3 花型B波形仿真圖 4-3 花型C的波形仿真圖由圖4-3可知當clk發(fā)生變化，

20、來上升沿時，led7s1為1000110即數(shù)碼管首先顯示為花型C二極管按規(guī)定的顯示，首先led7s2位01111110即最右邊和最右邊的二極管亮燈，led_selout為10000001即最右邊和最左邊的2個數(shù)碼管顯示2個C的花型。當clk變化到規(guī)定次數(shù)時二極管的顯示開始向中間移動，數(shù)碼顯示管中的花型也向中間移動，然后再由中間向倆邊移動。Led7s2依次變化011111101110011101111110，實現(xiàn)二極管的向中間移動再向倆邊移動；led_selout也依次變化100000010001100010000001實現(xiàn)數(shù)碼顯示管的向中間再向倆邊移動。同時當clk信號變化8次時產(chǎn)生一個上升沿

21、clk3，控制揚聲器發(fā)出聲音。心得體會本次設計的是彩燈控制器的設計，當決定選這個課題的時候經(jīng)過分析就知道關鍵是計數(shù)器和分頻器的使用，分頻的方法有很多種，對于同一種功能的實現(xiàn)，用VHDL可以采用多種方式進行描述，每種方式之間各有優(yōu)劣，本次設計只采用了其中較簡單的一種，應盡量用最簡潔的語言寫出所需功能的程序。 通過這次課程設計對技術有了更進一步的熟悉，VHDL 語言和語言等其他語言還是有很大的區(qū)別。VHDL是EDA技術的重要組成部分，其具有與具體硬件電路無關和與設計平臺無關的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化、結構化設計方面，表現(xiàn)了強大的生命力和應用潛力。其主

22、要的也是最大的優(yōu)點就在于設計者可以專心致力于其功能的實現(xiàn)，而不需要對不影響功能的與工藝有關的因素花費過多的時間和精力。在實際操作中發(fā)現(xiàn)設計和課本上的知識有很大聯(lián)系，但又高于課本，一個簡單的原理要把它應用以及和其他功能綜合起來就有些困難。通過設計也鞏固了我們的書本知識以及通過借閱書籍和上網(wǎng)查找資料，也豐富了自己對EDA的了解。 不過本次設計也存在一些不足，暴露了自己對EDA的掌握還有所欠缺。在設計過程中，分頻分的太大，頻率太小的話，揚聲器的聲音體現(xiàn)不出顯示不同花型時的區(qū)別；頻率太大的話，數(shù)碼管顯示速度太快，嘗試分頻時使用不同的脈沖信號，但沒有成功。在反復調(diào)試中，最后還是成功了，但原理還不是很清楚

23、。同時，在課程設計過程中通過與同學的交流及上網(wǎng)查找相關資料，也了解了他們對于這門技術的看法和今后這門技術的發(fā)展方向?？偟膩碚f，這次設計還是有所收獲的。參考文獻1、SOPC 嵌入式系統(tǒng)基礎教程 北京航空航天出版社出版2、SOPC技術與應用機械工業(yè)出版社3、SOPC 技術實用教程 清華大學出版社4、挑戰(zhàn)SOC - - 基于NIOSII的SOPC設計與實踐 清華大學出版社5、NiosII嵌入式軟核SOPC設計原理及應用 北京航空航天大學出版社6、FPGA與SOPC設計教程-DE2實踐 西安電子科技大學出版社 電氣與信息工程系課程設計評分表項 目評 價優(yōu)良中及格差設計方案的合理性與創(chuàng)造性(10%)硬件設計或軟件編程完成情況(10%)硬件測試或軟件調(diào)試結果*(10%)設計說明書質(zhì)量(10%)設計圖紙質(zhì)量(10%)答辯匯報的條理性和獨特見解(10%)答辯中對所提問題的回答情況(10%)完成任務情況(10%)獨立工作能力(10%)出勤情況（10%）綜 合 評 分 指導教師簽名：_ 日 期：_ 注：表中標*號項目是硬件制作或軟件編程類課題必填內(nèi)容； 此表裝訂在課程設計說明書的最后一頁。課程設計說明書裝訂順序：封面、任務書、目錄、正文、評分表、附件（非16K大小的圖紙及程序清單）。 13