第4章 數(shù)字電路系統(tǒng)設(shè)計(jì)

《第4章 數(shù)字電路系統(tǒng)設(shè)計(jì)》由會(huì)員分享，可在線閱讀，更多相關(guān)《第4章 數(shù)字電路系統(tǒng)設(shè)計(jì)（130頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)v4.1 4.1 數(shù)字電路系統(tǒng)設(shè)計(jì)概述數(shù)字電路系統(tǒng)設(shè)計(jì)概述 v4.2 4.2 常用中規(guī)模數(shù)字邏輯電路的應(yīng)用常用中規(guī)模數(shù)字邏輯電路的應(yīng)用 v4.3 4.3 鎖相環(huán)及頻率合成器的應(yīng)用鎖相環(huán)及頻率合成器的應(yīng)用 v4.4 4.4 常用大規(guī)模數(shù)字芯片常用大規(guī)模數(shù)字芯片 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.1 4.1 數(shù)字電路系統(tǒng)設(shè)計(jì)概述數(shù)字電路系統(tǒng)設(shè)計(jì)概述 v本節(jié)主要介紹數(shù)字電路系統(tǒng)設(shè)計(jì)的兩個(gè)本節(jié)主

2、要介紹數(shù)字電路系統(tǒng)設(shè)計(jì)的兩個(gè)基本問(wèn)題：基本問(wèn)題：數(shù)字電路系統(tǒng)的設(shè)計(jì)方法數(shù)字電路系統(tǒng)的設(shè)計(jì)方法數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟。數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.1.1 4.1.1 數(shù)字電路系統(tǒng)的結(jié)構(gòu)數(shù)字電路系統(tǒng)的結(jié)構(gòu)v 如圖如圖4.1.14.1.1所示，數(shù)字電路系統(tǒng)所示，數(shù)字電路系統(tǒng)主要由的信息處理電路和控制電主要由的信息處理電路和控制電路兩部分組成。路兩部分組成。圖中，輸入信號(hào)可以是模擬量，圖中，輸入信號(hào)可以是模擬量，如電壓信號(hào)、電流信號(hào)等，也可如電壓信號(hào)、電流信號(hào)等，也可以是數(shù)字量，如開關(guān)量等；以是數(shù)字量，如開關(guān)量等；輸出信號(hào)可以是模擬量，如電壓輸出信號(hào)可以

3、是模擬量，如電壓信號(hào)、電流信號(hào)等，也可以是數(shù)信號(hào)、電流信號(hào)等，也可以是數(shù)字量，如顯示數(shù)據(jù)等；字量，如顯示數(shù)據(jù)等；信息處理電路如信號(hào)變換電路，如模數(shù)變換電路、數(shù)模變換電路、運(yùn)算電路、信息處理電路如信號(hào)變換電路，如模數(shù)變換電路、數(shù)模變換電路、運(yùn)算電路、驅(qū)動(dòng)電路等；驅(qū)動(dòng)電路等；狀態(tài)信號(hào)是信息處理電路工作情況的反映，如忙狀態(tài)指示等；狀態(tài)信號(hào)是信息處理電路工作情況的反映，如忙狀態(tài)指示等；控制信號(hào)由控制電路根據(jù)外部信號(hào)的要求或狀態(tài)信號(hào)的情況向信息處理電路控制信號(hào)由控制電路根據(jù)外部信號(hào)的要求或狀態(tài)信號(hào)的情況向信息處理電路發(fā)出的控制命令，如量程自動(dòng)轉(zhuǎn)換命令等；發(fā)出的控制命令，如量程自動(dòng)轉(zhuǎn)換命令等；外部控制信號(hào)

4、如人機(jī)界面中的控制命令的輸入等。外部控制信號(hào)如人機(jī)界面中的控制命令的輸入等。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的結(jié)構(gòu)數(shù)字電路系統(tǒng)的結(jié)構(gòu)v 總的來(lái)說(shuō)，數(shù)字電路系統(tǒng)通常是指能完成比較復(fù)雜功總的來(lái)說(shuō)，數(shù)字電路系統(tǒng)通常是指能完成比較復(fù)雜功能的若干數(shù)字電路的集合。它的規(guī)模差異很大，大的能的若干數(shù)字電路的集合。它的規(guī)模差異很大，大的數(shù)字電路系統(tǒng)可以是數(shù)字電路系統(tǒng)可以是以每秒幾十萬(wàn)億次的超級(jí)計(jì)算機(jī)以每秒幾十萬(wàn)億次的超級(jí)計(jì)算機(jī)，小的數(shù)字電路系統(tǒng)可以是只能完成一個(gè)簡(jiǎn)單功能的流小的數(shù)字電路系統(tǒng)可以是只能完成一個(gè)簡(jiǎn)單功能的流水燈。水燈。v 歸納起來(lái)，一般情況下，它們都可由圖歸納起來(lái)，一般情

5、況下，它們都可由圖4.1.14.1.1中的信息中的信息處理電路和控制電路兩部分構(gòu)成。其中信息處理電路處理電路和控制電路兩部分構(gòu)成。其中信息處理電路主要完成對(duì)輸入信息的采集、調(diào)理、傳輸和處理等工主要完成對(duì)輸入信息的采集、調(diào)理、傳輸和處理等工作，從而輸出其它電路所需的輸出信息；控制電路主作，從而輸出其它電路所需的輸出信息；控制電路主要完成協(xié)調(diào)和管理各信息處理單元電路的工作，根據(jù)要完成協(xié)調(diào)和管理各信息處理單元電路的工作，根據(jù)不同的狀態(tài)信號(hào)和外部控制信號(hào)發(fā)出相應(yīng)的控制信號(hào)不同的狀態(tài)信號(hào)和外部控制信號(hào)發(fā)出相應(yīng)的控制信號(hào)使各部分電路協(xié)調(diào)一致地完成系統(tǒng)規(guī)定的任務(wù)。使各部分電路協(xié)調(diào)一致地完成系統(tǒng)規(guī)定的任務(wù)。第

6、第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.1.2 4.1.2 數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟 v一般來(lái)說(shuō)，數(shù)字電路系統(tǒng)無(wú)論其規(guī)模的一般來(lái)說(shuō)，數(shù)字電路系統(tǒng)無(wú)論其規(guī)模的大小，其設(shè)計(jì)步驟大體上是一致的。主大小，其設(shè)計(jì)步驟大體上是一致的。主要步驟如下：要步驟如下：1 1分析設(shè)計(jì)要求，明確系統(tǒng)功能和性能指分析設(shè)計(jì)要求，明確系統(tǒng)功能和性能指標(biāo)；標(biāo)；2 2確定系統(tǒng)總體方案；確定系統(tǒng)總體方案；3 3設(shè)計(jì)各子系統(tǒng)或單元電路；設(shè)計(jì)各子系統(tǒng)或單元電路；4 4組成系統(tǒng)，系統(tǒng)聯(lián)調(diào)和優(yōu)化；組成系統(tǒng)，系統(tǒng)聯(lián)調(diào)和優(yōu)化；5.5.系統(tǒng)功能和性能測(cè)試；系統(tǒng)功能和性能測(cè)試；6 6撰寫設(shè)計(jì)文件。撰寫設(shè)計(jì)文件。第第

7、4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟v1 1分析設(shè)計(jì)要求，明確系統(tǒng)功能和性能分析設(shè)計(jì)要求，明確系統(tǒng)功能和性能指標(biāo)指標(biāo)數(shù)字電路系統(tǒng)設(shè)計(jì)工作的第一步是仔細(xì)分析數(shù)字電路系統(tǒng)設(shè)計(jì)工作的第一步是仔細(xì)分析設(shè)計(jì)要求，明確系統(tǒng)的設(shè)計(jì)任務(wù)：系統(tǒng)的功設(shè)計(jì)要求，明確系統(tǒng)的設(shè)計(jì)任務(wù)：系統(tǒng)的功能要求和技術(shù)性能指標(biāo)要求等。簡(jiǎn)言之，必能要求和技術(shù)性能指標(biāo)要求等。簡(jiǎn)言之，必須明確做什么，做到什么程度，明確設(shè)計(jì)關(guān)須明確做什么，做到什么程度，明確設(shè)計(jì)關(guān)鍵，同時(shí)注意分析每一個(gè)細(xì)節(jié)，盡量考慮得鍵，同時(shí)注意分析每一個(gè)細(xì)節(jié)，盡量考慮得周到、完善。周到、完善。第第4 4章章 數(shù)字電路系統(tǒng)

8、設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟v2 2確定系統(tǒng)總體方案確定系統(tǒng)總體方案 明確設(shè)計(jì)要求后，應(yīng)考慮如何實(shí)現(xiàn)，即采用明確設(shè)計(jì)要求后，應(yīng)考慮如何實(shí)現(xiàn)，即采用哪種電路來(lái)完成系統(tǒng)的設(shè)計(jì)任務(wù)。該階段的哪種電路來(lái)完成系統(tǒng)的設(shè)計(jì)任務(wù)。該階段的主要任務(wù)有方案論證，系統(tǒng)原理方框圖設(shè)計(jì)主要任務(wù)有方案論證，系統(tǒng)原理方框圖設(shè)計(jì)等。綜合比較各種方案的可行性、性價(jià)比或等。綜合比較各種方案的可行性、性價(jià)比或設(shè)計(jì)任務(wù)的具體要求等，選擇合適的方案，設(shè)計(jì)任務(wù)的具體要求等，選擇合適的方案，設(shè)計(jì)相應(yīng)的系統(tǒng)原理方框圖。一般要求明確設(shè)計(jì)相應(yīng)的系統(tǒng)原理方框圖。一般要求明確各方框圖的輸入輸出信號(hào)性能指標(biāo)或要求，

9、各方框圖的輸入輸出信號(hào)性能指標(biāo)或要求，以明確各部分的性能指標(biāo)劃分。在這個(gè)過(guò)程以明確各部分的性能指標(biāo)劃分。在這個(gè)過(guò)程中，系統(tǒng)的方案選擇與系統(tǒng)原理方框圖的設(shè)中，系統(tǒng)的方案選擇與系統(tǒng)原理方框圖的設(shè)計(jì)往往難分先后，經(jīng)常交叉進(jìn)行。計(jì)往往難分先后，經(jīng)常交叉進(jìn)行。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟v3 3設(shè)計(jì)各子系統(tǒng)或單元電路設(shè)計(jì)各子系統(tǒng)或單元電路根據(jù)系統(tǒng)原理方框圖的功能和技術(shù)性能指標(biāo)根據(jù)系統(tǒng)原理方框圖的功能和技術(shù)性能指標(biāo)要求，選取或設(shè)計(jì)符合設(shè)計(jì)要求的子系統(tǒng)或要求，選取或設(shè)計(jì)符合設(shè)計(jì)要求的子系統(tǒng)或單元電路，并完成相應(yīng)的功能調(diào)試和性能測(cè)單元電路，并完成

10、相應(yīng)的功能調(diào)試和性能測(cè)試。子系統(tǒng)或單元電路盡量選用高性能、控試。子系統(tǒng)或單元電路盡量選用高性能、控制簡(jiǎn)單、集成度高的、應(yīng)用廣泛的新產(chǎn)品。制簡(jiǎn)單、集成度高的、應(yīng)用廣泛的新產(chǎn)品。這一步需要設(shè)計(jì)人員會(huì)查數(shù)據(jù)手冊(cè)，明確什這一步需要設(shè)計(jì)人員會(huì)查數(shù)據(jù)手冊(cè)，明確什么是關(guān)鍵指標(biāo)，如何去選擇代用品等。么是關(guān)鍵指標(biāo)，如何去選擇代用品等。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟v4 4組成系統(tǒng)，系統(tǒng)聯(lián)調(diào)和優(yōu)化組成系統(tǒng)，系統(tǒng)聯(lián)調(diào)和優(yōu)化組成系統(tǒng)時(shí)，還需要考慮布局是組成系統(tǒng)時(shí)，還需要考慮布局是否合理，如能否滿足電磁兼容等；否合理，如能否滿足電磁兼容等；調(diào)測(cè)是否方便，如有

11、無(wú)必要留出調(diào)測(cè)是否方便，如有無(wú)必要留出測(cè)試點(diǎn)等。測(cè)試點(diǎn)等。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟v系統(tǒng)聯(lián)調(diào)時(shí)，可能會(huì)遇到很多問(wèn)題，此時(shí)可以系統(tǒng)聯(lián)調(diào)時(shí)，可能會(huì)遇到很多問(wèn)題，此時(shí)可以按下列次序進(jìn)行錯(cuò)誤定位：按下列次序進(jìn)行錯(cuò)誤定位：（1 1）原理圖是否正確；（）原理圖是否正確；（2 2）接線是否符合圖紙要）接線是否符合圖紙要求，接線有否折斷；（求，接線有否折斷；（3 3）是否有短路現(xiàn)象；（）是否有短路現(xiàn)象；（4 4）是否有開路現(xiàn)象；（是否有開路現(xiàn)象；（5 5）接插點(diǎn)、焊點(diǎn)是否牢靠；）接插點(diǎn)、焊點(diǎn)是否牢靠；（6 6）芯片及元件有否損壞，方向、極性是

12、否正確；）芯片及元件有否損壞，方向、極性是否正確；（7 7）有否超出元件的負(fù)載能力；（）有否超出元件的負(fù)載能力；（8 8）問(wèn)題是否來(lái)）問(wèn)題是否來(lái)自干擾。自干擾。在調(diào)試過(guò)程中，對(duì)問(wèn)題的解決過(guò)程中，可根據(jù)現(xiàn)實(shí)在調(diào)試過(guò)程中，對(duì)問(wèn)題的解決過(guò)程中，可根據(jù)現(xiàn)實(shí)的情況對(duì)系統(tǒng)進(jìn)行優(yōu)化。的情況對(duì)系統(tǒng)進(jìn)行優(yōu)化。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟v5 5系統(tǒng)功能和性能測(cè)試系統(tǒng)功能和性能測(cè)試v主要包括三部分的工作：主要包括三部分的工作：v（1 1）系統(tǒng)故障診斷與排除；）系統(tǒng)故障診斷與排除；v（2 2）系統(tǒng)功能測(cè)試；）系統(tǒng)功能測(cè)試；v（3 3）系統(tǒng)性能指標(biāo)測(cè)試。

13、）系統(tǒng)性能指標(biāo)測(cè)試。v若系統(tǒng)功能或性能指標(biāo)達(dá)不到任務(wù)要求，若系統(tǒng)功能或性能指標(biāo)達(dá)不到任務(wù)要求，則必須修改電路設(shè)計(jì)。則必須修改電路設(shè)計(jì)。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟數(shù)字電路系統(tǒng)的設(shè)計(jì)步驟v6 6撰寫設(shè)計(jì)文件撰寫設(shè)計(jì)文件應(yīng)整理撰寫的設(shè)計(jì)文件的內(nèi)容主要有：總體應(yīng)整理撰寫的設(shè)計(jì)文件的內(nèi)容主要有：總體方案的構(gòu)思與選定（畫出系統(tǒng)框圖）、單元方案的構(gòu)思與選定（畫出系統(tǒng)框圖）、單元電路的設(shè)計(jì)（包括元器件選定和參數(shù)計(jì)算）、電路的設(shè)計(jì)（包括元器件選定和參數(shù)計(jì)算）、繪制總原理電路圖（系統(tǒng)詳盡的軟硬件資繪制總原理電路圖（系統(tǒng)詳盡的軟硬件資料）、元器件清單、功能和性能測(cè)試結(jié)果、

14、料）、元器件清單、功能和性能測(cè)試結(jié)果、組裝調(diào)試的注意事項(xiàng)、使用說(shuō)明、總結(jié)設(shè)計(jì)組裝調(diào)試的注意事項(xiàng)、使用說(shuō)明、總結(jié)設(shè)計(jì)方案的優(yōu)缺點(diǎn)以及收獲體會(huì)等。方案的優(yōu)缺點(diǎn)以及收獲體會(huì)等。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.1.3 4.1.3 數(shù)字電路系統(tǒng)的設(shè)計(jì)方法數(shù)字電路系統(tǒng)的設(shè)計(jì)方法 v數(shù)字電路系統(tǒng)的設(shè)計(jì)方法有試湊法和自上而下法。v1.數(shù)字系統(tǒng)設(shè)計(jì)的試湊法這種方法的基本思想是：把系統(tǒng)的總體方案分成若干個(gè)相對(duì)獨(dú)立的功能部件，然后用組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì)方法分別設(shè)計(jì)并構(gòu)成這些功能部件，或者直接選擇合適的SSI、MSI、LSI器件實(shí)現(xiàn)上述功能，最后把這些已經(jīng)確定的部件按要求拼接組合起來(lái)，

15、便構(gòu)成完整的數(shù)字系統(tǒng)。試湊法的優(yōu)點(diǎn)是：可利用前人的設(shè)計(jì)成果；在系統(tǒng)的組裝和調(diào)試過(guò)程中十分有效。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)方法數(shù)字電路系統(tǒng)的設(shè)計(jì)方法v試湊法具體步驟：（1）分析系統(tǒng)的設(shè)計(jì)要求，確定系統(tǒng)的總體方案。（2）劃分邏輯單元，確定初始結(jié)構(gòu)，建立總體邏輯圖。（3）選擇功能部件去構(gòu)成。（4）將功能部件組成數(shù)字系統(tǒng)。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)方法數(shù)字電路系統(tǒng)的設(shè)計(jì)方法v2.數(shù)字系統(tǒng)自上而下的設(shè)計(jì)方法數(shù)字系統(tǒng)自上而下的設(shè)計(jì)方法自上而下（或自頂向下）的設(shè)計(jì)方法適合于規(guī)模較自上而下（或自頂向下）的設(shè)計(jì)方法適合于規(guī)模較大的數(shù)

16、字系統(tǒng)。這里的上（或頂）是指系統(tǒng)的功能，大的數(shù)字系統(tǒng)。這里的上（或頂）是指系統(tǒng)的功能，底是指最基本的元、器件，甚至是版圖。底是指最基本的元、器件，甚至是版圖。這種方法的基本思想是：把規(guī)模較大的數(shù)字系統(tǒng)從這種方法的基本思想是：把規(guī)模較大的數(shù)字系統(tǒng)從邏輯上劃分為控制器和受控制器電路兩大部分，采邏輯上劃分為控制器和受控制器電路兩大部分，采用邏輯流程圖或用邏輯流程圖或 ASMASM圖或圖或 MDSMDS圖來(lái)描述控制器的控圖來(lái)描述控制器的控制過(guò)程，并根據(jù)控制器及受控制電路的邏輯功能，制過(guò)程，并根據(jù)控制器及受控制電路的邏輯功能，選擇適當(dāng)?shù)倪x擇適當(dāng)?shù)腟SISSI、MSIMSI功能器件來(lái)實(shí)現(xiàn)。而控制器或功能器

17、件來(lái)實(shí)現(xiàn)。而控制器或受控制器本身又分別可以看成一個(gè)子系統(tǒng)，邏輯劃受控制器本身又分別可以看成一個(gè)子系統(tǒng)，邏輯劃分的工作還可以在控制器或受控制器內(nèi)部多重進(jìn)行。分的工作還可以在控制器或受控制器內(nèi)部多重進(jìn)行。按照這種設(shè)計(jì)思想，一個(gè)大的數(shù)字系統(tǒng)，首先被分按照這種設(shè)計(jì)思想，一個(gè)大的數(shù)字系統(tǒng)，首先被分割成屬于不同層次的許多子系統(tǒng)，再用具體的硬件割成屬于不同層次的許多子系統(tǒng)，再用具體的硬件實(shí)現(xiàn)這些子系統(tǒng)，最后把它們連接起來(lái)，得到所要實(shí)現(xiàn)這些子系統(tǒng)，最后把它們連接起來(lái)，得到所要求的完整的數(shù)字系統(tǒng)。求的完整的數(shù)字系統(tǒng)。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)的設(shè)計(jì)方法數(shù)字電路系統(tǒng)的設(shè)計(jì)方法v自

18、上而下設(shè)計(jì)方法的步驟如下：自上而下設(shè)計(jì)方法的步驟如下：(1)(1)明確待設(shè)計(jì)系統(tǒng)的邏輯功能；明確待設(shè)計(jì)系統(tǒng)的邏輯功能；(2)(2)擬定數(shù)字系統(tǒng)的總體方案；擬定數(shù)字系統(tǒng)的總體方案；(3)(3)邏輯劃分；邏輯劃分；(4)(4)設(shè)計(jì)受控電路及控制器。設(shè)計(jì)受控電路及控制器。v自頂向下的優(yōu)點(diǎn)：盡量運(yùn)用概念（抽象）描述、自頂向下的優(yōu)點(diǎn)：盡量運(yùn)用概念（抽象）描述、分析設(shè)計(jì)對(duì)象，不過(guò)早地考慮具體的電路、元分析設(shè)計(jì)對(duì)象，不過(guò)早地考慮具體的電路、元器件和工藝；易于抓住主要矛盾，不糾纏在具器件和工藝；易于抓住主要矛盾，不糾纏在具體細(xì)節(jié)上，有效控制設(shè)計(jì)的復(fù)雜性。體細(xì)節(jié)上，有效控制設(shè)計(jì)的復(fù)雜性。第第4 4章章 數(shù)字電路

19、系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.2 4.2 常用中規(guī)模數(shù)字邏輯電路的應(yīng)用常用中規(guī)模數(shù)字邏輯電路的應(yīng)用 v本節(jié)主要介紹幾種常用的中規(guī)模數(shù)字邏本節(jié)主要介紹幾種常用的中規(guī)模數(shù)字邏輯電路的應(yīng)用：輯電路的應(yīng)用：模擬開關(guān)和數(shù)據(jù)選擇器模擬開關(guān)和數(shù)據(jù)選擇器數(shù)值比較器的合理選擇及應(yīng)用數(shù)值比較器的合理選擇及應(yīng)用計(jì)數(shù)器計(jì)數(shù)器/分頻器分頻器譯碼器譯碼器 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.2.1 4.2.1 模擬開關(guān)和數(shù)據(jù)選擇器模擬開關(guān)和數(shù)據(jù)選擇器 v根據(jù)模擬開關(guān)在電子設(shè)備中的作用可知，根據(jù)模擬開關(guān)在電子設(shè)備中的作用可知，模擬開關(guān)是一種在數(shù)字信號(hào)控制下將模模擬開關(guān)是一種在數(shù)字信號(hào)控制下將模擬信號(hào)接通或斷開

20、的元件或電路。模擬擬信號(hào)接通或斷開的元件或電路。模擬開關(guān)主要由開關(guān)元件和控制（驅(qū)動(dòng)）電開關(guān)主要由開關(guān)元件和控制（驅(qū)動(dòng)）電路兩部分組成路兩部分組成(如圖如圖4.2.14.2.1所示所示)。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)1 1模擬開關(guān)的分類模擬開關(guān)的分類 v按模擬開關(guān)的工作原理可將其分為雙極性晶體管按模擬開關(guān)的工作原理可將其分為雙極性晶體管模擬開關(guān)、場(chǎng)效應(yīng)晶體管模擬開關(guān)和集成模擬開模擬開關(guān)、場(chǎng)效應(yīng)晶體管模擬開關(guān)和集成模擬開關(guān)。它們的共同優(yōu)點(diǎn)是開關(guān)切換速度快。關(guān)。它們的共同優(yōu)點(diǎn)是開關(guān)切換速度快。雙極性晶體管模擬開關(guān)的漏電流大，開路電阻小，導(dǎo)雙極性晶體管模擬開關(guān)的漏電流大，開路電阻小

21、，導(dǎo)通電阻大，屬于電流控制器件，功耗較大。通電阻大，屬于電流控制器件，功耗較大。場(chǎng)效應(yīng)晶體管模擬開關(guān)導(dǎo)通電阻小，易于和驅(qū)動(dòng)電路場(chǎng)效應(yīng)晶體管模擬開關(guān)導(dǎo)通電阻小，易于和驅(qū)動(dòng)電路集成。集成。集成模擬開關(guān)是將模擬開關(guān)、地址譯碼器集成到一個(gè)集成模擬開關(guān)是將模擬開關(guān)、地址譯碼器集成到一個(gè)芯片上，通過(guò)地址譯碼來(lái)選擇模擬開關(guān)的接通的一種芯片上，通過(guò)地址譯碼來(lái)選擇模擬開關(guān)的接通的一種雙向開關(guān)。產(chǎn)品種類豐富，性能各異，需要根據(jù)不同雙向開關(guān)。產(chǎn)品種類豐富，性能各異，需要根據(jù)不同的應(yīng)用來(lái)選擇。的應(yīng)用來(lái)選擇。v按切換的對(duì)象分：電壓模擬開關(guān)和電流模擬開關(guān)。按切換的對(duì)象分：電壓模擬開關(guān)和電流模擬開關(guān)。第第4 4章章 數(shù)字電

22、路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)2 2模擬開關(guān)的正確選用模擬開關(guān)的正確選用 v要在電子應(yīng)用系統(tǒng)中，首先可根據(jù)模擬開關(guān)的要在電子應(yīng)用系統(tǒng)中，首先可根據(jù)模擬開關(guān)的性能參數(shù)來(lái)正確選擇模擬開關(guān)。性能參數(shù)來(lái)正確選擇模擬開關(guān)。v模擬開關(guān)的性能參數(shù)主要有靜態(tài)特性和動(dòng)態(tài)特模擬開關(guān)的性能參數(shù)主要有靜態(tài)特性和動(dòng)態(tài)特性。性。靜態(tài)特性主要指開關(guān)導(dǎo)通時(shí)輸入端與輸出端之間的靜態(tài)特性主要指開關(guān)導(dǎo)通時(shí)輸入端與輸出端之間的電阻電阻R Ronon（簡(jiǎn)稱導(dǎo)通電阻）和斷開時(shí)輸入端與輸出端（簡(jiǎn)稱導(dǎo)通電阻）和斷開時(shí)輸入端與輸出端之間的電阻之間的電阻R Roffoff（簡(jiǎn)稱斷開電阻）。對(duì)于常用的模（簡(jiǎn)稱斷開電阻）。對(duì)于常用的模擬開關(guān)，導(dǎo)通電阻一

23、般為幾十至擬開關(guān)，導(dǎo)通電阻一般為幾十至1000 1000 不等（如不等（如CD4066CD4066的導(dǎo)通電阻的導(dǎo)通電阻R Ronon180 180，MAX4051MAX4051的導(dǎo)通電的導(dǎo)通電阻阻R Ronon250 250，MAX4516MAX4516的導(dǎo)通電阻的導(dǎo)通電阻R Ronon20 20）。）。對(duì)于常用的模擬開關(guān)，通常斷開電阻對(duì)于常用的模擬開關(guān)，通常斷開電阻R Roffoff10M 10M（或泄漏電流（或泄漏電流10nA10nA）。）。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)模擬開關(guān)的正確選用模擬開關(guān)的正確選用v在一般的電子系統(tǒng)設(shè)計(jì)中，希望所選的模擬開在一般的電子系統(tǒng)設(shè)計(jì)中，

24、希望所選的模擬開關(guān)的導(dǎo)通電阻越小越好，斷開電阻越大越好。關(guān)的導(dǎo)通電阻越小越好，斷開電阻越大越好。這里需要著重指出的是，雖然導(dǎo)通電阻被定義這里需要著重指出的是，雖然導(dǎo)通電阻被定義為靜態(tài)特性，好像是不隨其他條件改變而改變?yōu)殪o態(tài)特性，好像是不隨其他條件改變而改變的，但有實(shí)驗(yàn)證明，導(dǎo)通電阻的，但有實(shí)驗(yàn)證明，導(dǎo)通電阻R Ronon還隨模擬開關(guān)還隨模擬開關(guān)的電源電壓增大而減小。的電源電壓增大而減小。v靜態(tài)特性參數(shù)還有導(dǎo)通電阻溫度漂移、開關(guān)接靜態(tài)特性參數(shù)還有導(dǎo)通電阻溫度漂移、開關(guān)接通電流、開關(guān)斷開時(shí)的泄漏電流、開關(guān)斷開時(shí)，通電流、開關(guān)斷開時(shí)的泄漏電流、開關(guān)斷開時(shí)，開關(guān)對(duì)地電容、開關(guān)斷開時(shí)，輸出端對(duì)地電容、開

25、關(guān)對(duì)地電容、開關(guān)斷開時(shí)，輸出端對(duì)地電容、v最大開關(guān)電壓、最大開關(guān)電流、驅(qū)動(dòng)功耗、導(dǎo)最大開關(guān)電壓、最大開關(guān)電流、驅(qū)動(dòng)功耗、導(dǎo)通時(shí)的帶寬等。通時(shí)的帶寬等。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)模擬開關(guān)的正確選用模擬開關(guān)的正確選用v動(dòng)態(tài)特性主要指開關(guān)動(dòng)作延遲時(shí)間，包括開關(guān)動(dòng)態(tài)特性主要指開關(guān)動(dòng)作延遲時(shí)間，包括開關(guān)導(dǎo)通延遲時(shí)間導(dǎo)通延遲時(shí)間T Tonon和開關(guān)斷開延遲時(shí)間和開關(guān)斷開延遲時(shí)間T Toffoff。通。通常開關(guān)導(dǎo)通延遲時(shí)間常開關(guān)導(dǎo)通延遲時(shí)間T Tonon大于開關(guān)斷開延遲時(shí)間大于開關(guān)斷開延遲時(shí)間T Toffoff。對(duì)于常用的模擬開關(guān)，一般。對(duì)于常用的模擬開關(guān)，一般T Tonon200us

26、200us，T Toffoff100nsBAB、ABABAB、F FABABB、A A B B和和A A=B=B 必須預(yù)先分別預(yù)置為必須預(yù)先分別預(yù)置為0 0、0 0、1 1。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)值比較器的并行擴(kuò)展數(shù)值比較器的并行擴(kuò)展v數(shù)值比較器的并行擴(kuò)展如圖數(shù)值比較器的并行擴(kuò)展如圖4.2.154.2.15。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)2.2.數(shù)值比較器的應(yīng)用數(shù)值比較器的應(yīng)用 v例例1 1 占空比可數(shù)控的脈沖發(fā)占空比可數(shù)控的脈沖發(fā)生器生器 由兩只由兩只CD4585CD4585和一只和一只CD4518CD4518雙雙重重BCDBCD同步加法計(jì)數(shù)器組

27、成的同步加法計(jì)數(shù)器組成的占空比可數(shù)控的脈沖發(fā)生器電占空比可數(shù)控的脈沖發(fā)生器電路。圖中時(shí)鐘信號(hào)路。圖中時(shí)鐘信號(hào)F Finin由由CD4518CD4518的的ENEN端輸入，下降沿觸端輸入，下降沿觸發(fā)。脈沖的占空比（輸出脈沖發(fā)。脈沖的占空比（輸出脈沖的寬度）以的寬度）以BCDBCD碼的形式分別碼的形式分別輸入到兩只輸入到兩只CD4585CD4585四位比較器四位比較器的的B Bi i端。比較器的端。比較器的A Ai i端和端和BCDBCD計(jì)數(shù)器的計(jì)數(shù)器的Q Q端相連，即端相連，即A Ai i為計(jì)為計(jì)數(shù)累計(jì)值。數(shù)累計(jì)值。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)占空比可數(shù)控的脈沖發(fā)生器的工作情

28、況占空比可數(shù)控的脈沖發(fā)生器的工作情況 v F Finin在每一個(gè)下降沿使在每一個(gè)下降沿使CD4518CD4518計(jì)數(shù)值加計(jì)數(shù)值加1 1。設(shè)比較器。設(shè)比較器B Bi i的輸入值為的輸入值為M M，在計(jì)數(shù)器開始計(jì)數(shù)時(shí)，在計(jì)數(shù)器開始計(jì)數(shù)時(shí)，A=0A=0，故，故ABAB，所以比較器（，所以比較器（ABAB）輸出端）輸出端為高電平。在第為高電平。在第M M個(gè)時(shí)鐘脈沖到來(lái)時(shí)，個(gè)時(shí)鐘脈沖到來(lái)時(shí)，A Ai i=M=B=M=Bi i，故比較器（，故比較器（ABAB）輸出立即變?yōu)榈碗娖?。?dāng)?shù)谳敵隽⒓醋優(yōu)榈碗娖健．?dāng)?shù)?00100個(gè)時(shí)鐘到來(lái)時(shí)，計(jì)數(shù)器復(fù)位，個(gè)時(shí)鐘到來(lái)時(shí)，計(jì)數(shù)器復(fù)位，A Ai i=0=0，即即ABAB，

29、故（，故（ABAB）輸出端又重新變?yōu)楦唠娖?，恢?fù)到初始狀態(tài)。）輸出端又重新變?yōu)楦唠娖?，恢?fù)到初始狀態(tài)。比較器（比較器（ABAB）輸出脈沖的周期）輸出脈沖的周期T T為為100100個(gè)時(shí)鐘脈沖周期，即對(duì)個(gè)時(shí)鐘脈沖周期，即對(duì)F Finin 100100分頻。輸出脈沖的持續(xù)時(shí)間分頻。輸出脈沖的持續(xù)時(shí)間t tw w（脈寬）為（脈寬）為M M個(gè)時(shí)鐘脈沖，故占個(gè)時(shí)鐘脈沖，故占空比空比 DRDR的設(shè)置范圍為的設(shè)置范圍為1 19999。(%)%100MTtwDR第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)例例2 2 數(shù)字峰值檢出器數(shù)字峰值檢出器 v 數(shù)字峰值檢出電路由一只數(shù)據(jù)比較器數(shù)字峰值檢出電路由一只數(shù)

30、據(jù)比較器CD4585CD4585和兩只和兩只CD4174CD4174寄寄存器等器件組成。電路首先輸入存器等器件組成。電路首先輸入R R脈沖，使脈沖，使ICIC2 2的的Q Q端（即端（即ICIC3 3的的A Ai i端）置端）置0 0，也使，也使D D觸發(fā)器觸發(fā)器Q=0Q=0，做好接收第一組數(shù)據(jù)的準(zhǔn)，做好接收第一組數(shù)據(jù)的準(zhǔn)備。第一組備。第一組4 4位數(shù)據(jù)同時(shí)加至寄存器位數(shù)據(jù)同時(shí)加至寄存器ICIC1 1的的D D端和比較器的端和比較器的B Bi i端。在時(shí)鐘脈沖端。在時(shí)鐘脈沖CLCL的上升沿將數(shù)據(jù)鎖存至的上升沿將數(shù)據(jù)鎖存至ICIC1 1的的Q Q端。此時(shí)由端。此時(shí)由于比較器的于比較器的A Ai

31、i=0,=0,只要只要B Bi i數(shù)據(jù)不為數(shù)據(jù)不為0 0，則輸出端（，則輸出端（ABAB）1 1。故在同一時(shí)鐘脈沖作用下，故在同一時(shí)鐘脈沖作用下，D D觸發(fā)器的輸出觸發(fā)器的輸出Q=1Q=1。繼而在時(shí)鐘。繼而在時(shí)鐘脈沖的下降沿將寄存器脈沖的下降沿將寄存器ICIC1 1的數(shù)據(jù)轉(zhuǎn)移到寄存器的數(shù)據(jù)轉(zhuǎn)移到寄存器ICIC2 2，這表示，這表示新輸入的數(shù)據(jù)比原存的數(shù)據(jù)大。此后再輸入新數(shù)據(jù)，只要比新輸入的數(shù)據(jù)比原存的數(shù)據(jù)大。此后再輸入新數(shù)據(jù)，只要比原寄存的數(shù)據(jù)大，則重復(fù)上述過(guò)程，刷新并保持新數(shù)據(jù)。如原寄存的數(shù)據(jù)大，則重復(fù)上述過(guò)程，刷新并保持新數(shù)據(jù)。如果新數(shù)據(jù)和原數(shù)據(jù)相等或小于原數(shù)據(jù)，則比較器（果新數(shù)據(jù)和原數(shù)據(jù)

32、相等或小于原數(shù)據(jù)，則比較器（ABAB）=0=0，D D觸發(fā)器觸發(fā)器Q=0Q=0，ICIC2 2補(bǔ)封鎖，原數(shù)據(jù)繼續(xù)保持。因此，當(dāng)所有補(bǔ)封鎖，原數(shù)據(jù)繼續(xù)保持。因此，當(dāng)所有的數(shù)據(jù)輸入完以后，寄存器的數(shù)據(jù)輸入完以后，寄存器ICIC2 2輸出的必然是數(shù)據(jù)的最大值。輸出的必然是數(shù)據(jù)的最大值。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)例例2 2 數(shù)字峰值檢出器數(shù)字峰值檢出器 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.2.3 4.2.3 計(jì)數(shù)器計(jì)數(shù)器/分頻器分頻器 v1.1.計(jì)數(shù)器計(jì)數(shù)器/分頻器概述分頻器概述 計(jì)數(shù)器是用來(lái)實(shí)現(xiàn)累計(jì)輸入時(shí)鐘脈沖個(gè)數(shù)功能的時(shí)計(jì)數(shù)器是用來(lái)實(shí)現(xiàn)累計(jì)輸入時(shí)鐘脈沖個(gè)數(shù)功能

33、的時(shí)序電路。在數(shù)字電路中，計(jì)數(shù)器屬于時(shí)序電路，它序電路。在數(shù)字電路中，計(jì)數(shù)器屬于時(shí)序電路，它主要由具有記憶功能的觸發(fā)器構(gòu)成。計(jì)數(shù)器不僅僅主要由具有記憶功能的觸發(fā)器構(gòu)成。計(jì)數(shù)器不僅僅用來(lái)記錄時(shí)鐘脈沖的個(gè)數(shù)，在計(jì)數(shù)功能的基礎(chǔ)上，用來(lái)記錄時(shí)鐘脈沖的個(gè)數(shù)，在計(jì)數(shù)功能的基礎(chǔ)上，計(jì)數(shù)器還可以實(shí)現(xiàn)計(jì)時(shí)、定時(shí)、分頻、程序控制和計(jì)數(shù)器還可以實(shí)現(xiàn)計(jì)時(shí)、定時(shí)、分頻、程序控制和邏輯控制等功能，應(yīng)用十分廣泛。邏輯控制等功能，應(yīng)用十分廣泛。計(jì)數(shù)器和分頻器都是由二進(jìn)制記憶單元構(gòu)成。兩者計(jì)數(shù)器和分頻器都是由二進(jìn)制記憶單元構(gòu)成。兩者都有時(shí)鐘信號(hào)輸入端，但是計(jì)數(shù)器必須具有計(jì)數(shù)結(jié)都有時(shí)鐘信號(hào)輸入端，但是計(jì)數(shù)器必須具有計(jì)數(shù)結(jié)果的輸出

34、端，為了從果的輸出端，為了從0開始計(jì)數(shù)，還設(shè)有復(fù)位端。開始計(jì)數(shù)，還設(shè)有復(fù)位端。分頻器可以只有進(jìn)位信號(hào)輸出端，也不必設(shè)置復(fù)位分頻器可以只有進(jìn)位信號(hào)輸出端，也不必設(shè)置復(fù)位端。計(jì)數(shù)器可以做為分頻器使用，而分頻器不能當(dāng)端。計(jì)數(shù)器可以做為分頻器使用，而分頻器不能當(dāng)計(jì)數(shù)器使用。計(jì)數(shù)器使用。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)計(jì)數(shù)器輸出的幾種常用方式計(jì)數(shù)器輸出的幾種常用方式 v計(jì)數(shù)器是一種單端輸入、多端輸出的記計(jì)數(shù)器是一種單端輸入、多端輸出的記憶器件，它能對(duì)輸入的時(shí)鐘脈沖計(jì)數(shù)，憶器件，它能對(duì)輸入的時(shí)鐘脈沖計(jì)數(shù)，而在輸出端又以不同的方式輸出以表示而在輸出端又以不同的方式輸出以表示不同的狀態(tài)不同的狀

35、態(tài) 十進(jìn)制計(jì)數(shù)十進(jìn)制計(jì)數(shù)/7段譯碼輸出的計(jì)數(shù)器。段譯碼輸出的計(jì)數(shù)器。BCDBCD碼輸出的計(jì)數(shù)器。碼輸出的計(jì)數(shù)器。分頻器輸出的計(jì)數(shù)器。分頻器輸出的計(jì)數(shù)器。多位二進(jìn)制輸出的計(jì)數(shù)器。多位二進(jìn)制輸出的計(jì)數(shù)器。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)2.2.計(jì)數(shù)器計(jì)數(shù)器/分頻器的應(yīng)用分頻器的應(yīng)用 v(1)(1)雙時(shí)鐘和單時(shí)鐘的相互轉(zhuǎn)換電路雙時(shí)鐘和單時(shí)鐘的相互轉(zhuǎn)換電路 由單時(shí)鐘輸入轉(zhuǎn)為雙時(shí)鐘輸出的電路由單時(shí)鐘輸入轉(zhuǎn)為雙時(shí)鐘輸出的電路 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)(1)(1)雙時(shí)鐘和單時(shí)鐘的相互轉(zhuǎn)換雙時(shí)鐘和單時(shí)鐘的相互轉(zhuǎn)換電路電路由雙時(shí)鐘輸入轉(zhuǎn)為單時(shí)鐘輸出的電路由雙時(shí)鐘輸入轉(zhuǎn)為單

36、時(shí)鐘輸出的電路 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)（2 2）自動(dòng)關(guān)斷電路）自動(dòng)關(guān)斷電路 v 圖圖4.2.214.2.21示出了使用示出了使用CD4060 14CD4060 14級(jí)行波進(jìn)位二時(shí)制計(jì)數(shù)級(jí)行波進(jìn)位二時(shí)制計(jì)數(shù)器組成的自動(dòng)關(guān)斷電路，該電路用以保護(hù)干電池?zé)o謂器組成的自動(dòng)關(guān)斷電路，該電路用以保護(hù)干電池?zé)o謂消耗。即能自動(dòng)地經(jīng)過(guò)一段預(yù)定的時(shí)間后將電源切斷，消耗。即能自動(dòng)地經(jīng)過(guò)一段預(yù)定的時(shí)間后將電源切斷，從而避免干電池供電的設(shè)備長(zhǎng)期在不需要工作的時(shí)間從而避免干電池供電的設(shè)備長(zhǎng)期在不需要工作的時(shí)間里無(wú)謂的消耗電源。這個(gè)電路在去除負(fù)載后的電流消里無(wú)謂的消耗電源。這個(gè)電路在去除負(fù)載后的電流

37、消耗小于耗小于1uA1uA，因此可以忽略不計(jì)。若關(guān)斷后要重新接上，因此可以忽略不計(jì)。若關(guān)斷后要重新接上負(fù)載工作，必須關(guān)掉電源開關(guān)后再行合上。負(fù)載工作，必須關(guān)掉電源開關(guān)后再行合上。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)電路的工作原理電路的工作原理v 當(dāng)開關(guān)閉合時(shí)，電流經(jīng)晶體管當(dāng)開關(guān)閉合時(shí)，電流經(jīng)晶體管T T1 1的發(fā)射極的發(fā)射極基極使電基極使電容容C C1 1充電，以至充電，以至T T1 1立即導(dǎo)通，繼而使立即導(dǎo)通，繼而使T T2 2導(dǎo)通。于是電流導(dǎo)通。于是電流通過(guò)通過(guò)T2T2加至加至CD4060CD4060和負(fù)載。首先電路中的開機(jī)清零電和負(fù)載。首先電路中的開機(jī)清零電路起作用，在復(fù)位端

38、路起作用，在復(fù)位端R R呈現(xiàn)高電平使計(jì)數(shù)器呈現(xiàn)高電平使計(jì)數(shù)器CD4060CD4060復(fù)位，復(fù)位，復(fù)位后只要計(jì)數(shù)器輸出端復(fù)位后只要計(jì)數(shù)器輸出端Q Q1414呈現(xiàn)低電平狀態(tài)，晶體管呈現(xiàn)低電平狀態(tài)，晶體管T T1 1和和T T2 2保持導(dǎo)通。之后，一旦開機(jī)清零的瞬態(tài)信號(hào)消失，保持導(dǎo)通。之后，一旦開機(jī)清零的瞬態(tài)信號(hào)消失，CD4060CD4060計(jì)數(shù)器開始計(jì)數(shù)，按圖中的部件值，計(jì)數(shù)器開始計(jì)數(shù)，按圖中的部件值，RCRC振蕩器振蕩器的頻率若為的頻率若為30Hz30Hz，經(jīng)由，經(jīng)由1414級(jí)二分頻后大約經(jīng)過(guò)級(jí)二分頻后大約經(jīng)過(guò)9 9分鐘時(shí)分鐘時(shí)間，間，Q Q1414由由“0”0”變變“1”1”，于是使得晶體管，

39、于是使得晶體管T T1 1和和T T2 2截止，截止，從而將負(fù)載從電源線上斷開。從而將負(fù)載從電源線上斷開。v 應(yīng)該注意，圖中的電阻應(yīng)該注意，圖中的電阻R R1 1應(yīng)使晶體管應(yīng)使晶體管T T2 2有足夠的基極電有足夠的基極電流并使之飽和。晶體管流并使之飽和。晶體管T T2 2還必須有足夠的輸出電流以還必須有足夠的輸出電流以便帶動(dòng)負(fù)載，需要較大負(fù)載電流時(shí)可用達(dá)林頓連接提便帶動(dòng)負(fù)載，需要較大負(fù)載電流時(shí)可用達(dá)林頓連接提高其輸出能力。高其輸出能力。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)(3)(3)脈沖延時(shí)控制電路脈沖延時(shí)控制電路 v 用用CD4024 7CD4024 7級(jí)異步二進(jìn)制計(jì)數(shù)器組成的

40、脈沖延遲控制電路。圖中級(jí)異步二進(jìn)制計(jì)數(shù)器組成的脈沖延遲控制電路。圖中兩片兩片CD4024CD4024電路級(jí)聯(lián)成電路級(jí)聯(lián)成1414級(jí)二進(jìn)制計(jì)數(shù)器，作為延遲的計(jì)數(shù)基準(zhǔn)。級(jí)二進(jìn)制計(jì)數(shù)器，作為延遲的計(jì)數(shù)基準(zhǔn)。輸出端輸出端Q Q1 1Q Q1414可由延遲時(shí)間選擇。另外，可由延遲時(shí)間選擇。另外，RSRS觸發(fā)器觸發(fā)器用作脈沖輸用作脈沖輸入的允許，入的允許，RSRS觸發(fā)器觸發(fā)器的作用是輸出延遲脈沖后提供單脈沖使觸的作用是輸出延遲脈沖后提供單脈沖使觸發(fā)器發(fā)器復(fù)位，以便使延遲電路進(jìn)入待觸發(fā)輸入狀態(tài)。復(fù)位，以便使延遲電路進(jìn)入待觸發(fā)輸入狀態(tài)。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)電路的工作過(guò)程電路的工作過(guò)

41、程 v 首先，用圖中按鍵將電路復(fù)位，這時(shí)首先，用圖中按鍵將電路復(fù)位，這時(shí)CD4024CD4024計(jì)數(shù)器和計(jì)數(shù)器和D D型觸發(fā)器型觸發(fā)器清零，清零，V VO O輸出為輸出為“0”0”，RSRS觸發(fā)器觸發(fā)器輸出為輸出為“1”1”，可控制起，可控制起/停的停的RCRC振蕩器停振，電路處在待輸入狀態(tài)，各點(diǎn)的邏輯電平如圖中所振蕩器停振，電路處在待輸入狀態(tài)，各點(diǎn)的邏輯電平如圖中所示。當(dāng)待延遲的輸入脈沖示。當(dāng)待延遲的輸入脈沖V Vi i從從RSRS觸發(fā)器觸發(fā)器的輸入端引入后使觸發(fā)的輸入端引入后使觸發(fā)器器狀態(tài)翻轉(zhuǎn)，可控振蕩器振蕩，振蕩脈沖輸入狀態(tài)翻轉(zhuǎn)，可控振蕩器振蕩，振蕩脈沖輸入CD4024CD4024計(jì)數(shù)器

42、，計(jì)數(shù)器，在計(jì)數(shù)器計(jì)到所預(yù)定的選擇狀態(tài)在計(jì)數(shù)器計(jì)到所預(yù)定的選擇狀態(tài)N N時(shí)（設(shè)時(shí)（設(shè)N=4N=4），選擇開關(guān)動(dòng)臂處），選擇開關(guān)動(dòng)臂處的電平由的電平由“0”0”變變“1”1”，4 4個(gè)輸入時(shí)鐘周期結(jié)束時(shí)（即個(gè)輸入時(shí)鐘周期結(jié)束時(shí)（即N+1N+1時(shí)鐘開時(shí)鐘開始），始），D D型觸發(fā)器輸出型觸發(fā)器輸出Q Q由由“0”0”變變“1”1”，則輸出，則輸出V V0 0為為“1”1”，獲得，獲得延遲輸出，如圖延遲輸出，如圖 4.2.234.2.23中的波形所示。中的波形所示。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)電路的工作過(guò)程電路的工作過(guò)程v另外，另外，D D型觸發(fā)器型觸發(fā)器Q Q端的輸出立即將端的

43、輸出立即將CD4024CD4024計(jì)數(shù)計(jì)數(shù)器復(fù)位，并將器復(fù)位，并將RSRS觸發(fā)器觸發(fā)器翻轉(zhuǎn)，其輸出由翻轉(zhuǎn)，其輸出由“1”1”變變“0”0”。之后在。之后在N+2N+2個(gè)輸入脈沖作用下，個(gè)輸入脈沖作用下，D D型型觸發(fā)器的輸出觸發(fā)器的輸出Q Q由由“1”1”翻回到翻回到“0”0”，于是延，于是延遲輸出經(jīng)一個(gè)時(shí)鐘周期后結(jié)束。同時(shí)遲輸出經(jīng)一個(gè)時(shí)鐘周期后結(jié)束。同時(shí)Q Q端的這端的這一變化又使一變化又使RSRS觸發(fā)器翻回到原來(lái)的狀態(tài)，輸出觸發(fā)器翻回到原來(lái)的狀態(tài)，輸出由由“0”0”到到“1”1”，使振蕩器停振，振蕩器的輸，使振蕩器停振，振蕩器的輸出從出從“0”0”回到回到“1”1”，如圖，如圖4.2.23

44、4.2.23波形中波形中最最后一個(gè)負(fù)向尖鋒表示了這一變化。脈沖中的這后一個(gè)負(fù)向尖鋒表示了這一變化。脈沖中的這一變化，作一變化，作D D型觸發(fā)器的第型觸發(fā)器的第N+2N+2個(gè)時(shí)鐘個(gè)時(shí)鐘CLCL，使其，使其輸出輸出V V0 0由由“1”1”回到回到”0“0“。這時(shí)，延遲控制電。這時(shí)，延遲控制電路又進(jìn)入待輸入狀態(tài)。路又進(jìn)入待輸入狀態(tài)。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)(4)(4)時(shí)序控制電路時(shí)序控制電路 vCD4017CD4017與與4 4雙向模擬開關(guān)雙向模擬開關(guān)CD4066CD4066組成的時(shí)序控組成的時(shí)序控制電路或開關(guān)控制電路如圖制電路或開關(guān)控制電路如圖4.2.244.2.24所示

45、。當(dāng)所示。當(dāng)CD4017CD4017的譯碼輸出端為高電平時(shí)，對(duì)應(yīng)的開關(guān)的譯碼輸出端為高電平時(shí)，對(duì)應(yīng)的開關(guān)接通，其導(dǎo)通電阻約為接通，其導(dǎo)通電阻約為8080250250；當(dāng)譯碼輸；當(dāng)譯碼輸出端為低電平時(shí)，開關(guān)斷開，其開路電阻達(dá)到出端為低電平時(shí)，開關(guān)斷開，其開路電阻達(dá)到10109 9。在時(shí)鐘脈沖。在時(shí)鐘脈沖CPCP的作用下，的作用下，CD4017CD4017的譯的譯碼輸出端碼輸出端Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3依次為高電平，則開依次為高電平，則開關(guān)關(guān)S SA A、S SB B、S SC C、S SD D依次接通與斷開，發(fā)光二極依次接通與斷開，發(fā)光二極管依次發(fā)光與熄滅。管依次發(fā)

46、光與熄滅。CC4066CC4066的的4 4只開關(guān)是雙向只開關(guān)是雙向的，即輸入輸出端是可逆的。的，即輸入輸出端是可逆的。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)(4)(4)時(shí)序控制電路時(shí)序控制電路第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.2.4 4.2.4 譯碼器譯碼器 v譯碼器是將具有特定含義的數(shù)字代碼進(jìn)行辨別，譯碼器是將具有特定含義的數(shù)字代碼進(jìn)行辨別，并轉(zhuǎn)換成與之對(duì)應(yīng)的有效信號(hào)或另一種數(shù)字代并轉(zhuǎn)換成與之對(duì)應(yīng)的有效信號(hào)或另一種數(shù)字代碼的邏輯電路。集成譯碼器可分為時(shí)序譯碼電碼的邏輯電路。集成譯碼器可分為時(shí)序譯碼電路和數(shù)字顯示譯碼驅(qū)動(dòng)電路。常用的中規(guī)模集路和數(shù)字顯示譯碼驅(qū)動(dòng)電路

47、。常用的中規(guī)模集成時(shí)序譯碼電路有雙成時(shí)序譯碼電路有雙2 2線線4 4線譯碼器線譯碼器7413974139，3 3線線8 8線譯碼器線譯碼器74LS13874LS138，4 4線線1616線譯碼器線譯碼器7415474154、CD4514CD4514和和4 4線線1010線譯碼器線譯碼器74LS4274LS42、CD4028CD4028等；數(shù)字顯示譯碼驅(qū)動(dòng)電路如等；數(shù)字顯示譯碼驅(qū)動(dòng)電路如74LS48,74LS4974LS48,74LS49等。下面分別介紹這些譯碼器等。下面分別介紹這些譯碼器的應(yīng)用。的應(yīng)用。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)1.1.時(shí)序譯碼電路時(shí)序譯碼電路 v（1 1

48、）74LS13874LS138譯碼器譯碼器 例：用例：用74LS13874LS138實(shí)現(xiàn)實(shí)現(xiàn)4 41616線譯碼線譯碼 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)（1 1）74LS13874LS138譯碼器譯碼器例：用例：用3 38 8譯碼器實(shí)現(xiàn)如下邏輯表達(dá)式譯碼器實(shí)現(xiàn)如下邏輯表達(dá)式F(C,B,A)F(C,B,A)：F(C,B,A)F(C,B,A)m1+m3+m6+m7 m1+m3+m6+m7。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)（2 2）74LS4274LS42二十進(jìn)制譯碼器二十進(jìn)制譯碼器 v 二十進(jìn)制譯碼器又稱為碼制變換譯碼器，它是將二十進(jìn)制譯碼器又稱為碼制變換譯碼器，它

49、是將BCDBCD碼譯碼成十個(gè)獨(dú)立輸出的電平信號(hào)。如碼譯碼成十個(gè)獨(dú)立輸出的電平信號(hào)。如74LS4274LS42和和CD4028CD4028，當(dāng)輸入為，當(dāng)輸入為8421BCD8421BCD碼時(shí)，輸出為十個(gè)獨(dú)碼時(shí)，輸出為十個(gè)獨(dú)立的低電平信號(hào)（輸出為低電平有效），對(duì)于立的低電平信號(hào)（輸出為低電平有效），對(duì)于8421BCD8421BCD碼以外的偽碼，十個(gè)輸出全為高電平。碼以外的偽碼，十個(gè)輸出全為高電平。v 74LS4274LS42和和CD4028CD4028譯碼器有譯碼器有4 4個(gè)輸入端個(gè)輸入端A3A2A1A0A3A2A1A0，并，并且按且按8421BCD8421BCD編碼輸入數(shù)據(jù)，有編碼輸入數(shù)據(jù)，有1

50、010個(gè)輸出端，分別個(gè)輸出端，分別與十進(jìn)制數(shù)與十進(jìn)制數(shù)0 09 9相對(duì)應(yīng)，低電平有效。對(duì)于某個(gè)相對(duì)應(yīng)，低電平有效。對(duì)于某個(gè)8421BCD8421BCD碼的輸入，相應(yīng)的輸出端為低電平，其他碼的輸入，相應(yīng)的輸出端為低電平，其他輸出端為高電平。如當(dāng)輸出端為高電平。如當(dāng)A3A2A1A0=0000A3A2A1A0=0000時(shí)，輸出端時(shí)，輸出端Y0Y0為低電平為低電平0 0，對(duì)應(yīng)于十進(jìn)制數(shù)，對(duì)應(yīng)于十進(jìn)制數(shù)0 0，其余輸出依此類，其余輸出依此類推。當(dāng)輸入的二進(jìn)制數(shù)超過(guò)推。當(dāng)輸入的二進(jìn)制數(shù)超過(guò)BCDBCD碼時(shí)，所有輸出端碼時(shí)，所有輸出端都輸出高電平，呈無(wú)效狀態(tài)。都輸出高電平，呈無(wú)效狀態(tài)。第第4 4章章 數(shù)字電

51、路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)2.數(shù)字顯示譯碼驅(qū)動(dòng)電路 v 在數(shù)字系統(tǒng)中，常常需要將電路處理結(jié)果用人們習(xí)慣在數(shù)字系統(tǒng)中，常常需要將電路處理結(jié)果用人們習(xí)慣的十進(jìn)制數(shù)顯示出來(lái)，這就要用到顯示譯碼器。的十進(jìn)制數(shù)顯示出來(lái)，這就要用到顯示譯碼器。v 目前用于顯示電路的中規(guī)模譯碼器種類很多，其中用目前用于顯示電路的中規(guī)模譯碼器種類很多，其中用得較多的是七段顯示譯碼器。它的輸入是得較多的是七段顯示譯碼器。它的輸入是 8421BCD 8421BCD 碼，碼，輸出是由輸出是由 a a、b b、c c、d d、e e、f f、g g構(gòu)成的一種代碼，我構(gòu)成的一種代碼，我們稱之為七段顯示碼。根據(jù)字形的需要，確定們稱之為七

52、段顯示碼。根據(jù)字形的需要，確定a a、b b、c c、d d、e e、f f、g g各段應(yīng)加什么電平，就得到兩種代碼對(duì)應(yīng)各段應(yīng)加什么電平，就得到兩種代碼對(duì)應(yīng)的編碼表。七段顯示碼被送到七段數(shù)碼管顯示。例如，的編碼表。七段顯示碼被送到七段數(shù)碼管顯示。例如，對(duì)于對(duì)于84218421碼的碼的01010101狀態(tài)，對(duì)應(yīng)的十進(jìn)制數(shù)為狀態(tài)，對(duì)應(yīng)的十進(jìn)制數(shù)為5 5，則譯碼，則譯碼驅(qū)動(dòng)器應(yīng)使驅(qū)動(dòng)器應(yīng)使 a a、c c、d d、f f、g g各段點(diǎn)亮。即對(duì)應(yīng)于某各段點(diǎn)亮。即對(duì)應(yīng)于某一組數(shù)碼，譯碼器應(yīng)有確定的幾個(gè)輸出端有信號(hào)輸出，一組數(shù)碼，譯碼器應(yīng)有確定的幾個(gè)輸出端有信號(hào)輸出，這是分段式數(shù)碼管電路的主要特點(diǎn)。這是分

53、段式數(shù)碼管電路的主要特點(diǎn)。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)七段數(shù)碼管七段數(shù)碼管v 七段數(shù)碼管分共陰極和共陽(yáng)極兩種形式，它們的外形結(jié)構(gòu)和二極七段數(shù)碼管分共陰極和共陽(yáng)極兩種形式，它們的外形結(jié)構(gòu)和二極管連接方式如圖所示。管連接方式如圖所示。v 從圖中可以看出，對(duì)于共陽(yáng)極的數(shù)碼管，當(dāng)輸入低電平時(shí)發(fā)光二從圖中可以看出，對(duì)于共陽(yáng)極的數(shù)碼管，當(dāng)輸入低電平時(shí)發(fā)光二極管發(fā)光；對(duì)于共陰極的數(shù)碼管，當(dāng)輸入高電平時(shí)發(fā)光二極管發(fā)極管發(fā)光；對(duì)于共陰極的數(shù)碼管，當(dāng)輸入高電平時(shí)發(fā)光二極管發(fā)光。光。v 與之相應(yīng)的譯碼器的輸出也分低電平有效和高電平有效兩種。如與之相應(yīng)的譯碼器的輸出也分低電平有效和高電平有效兩種。

54、如 74LS46 74LS46、74LS47 74LS47 為低電平有效，可用于驅(qū)動(dòng)共陽(yáng)極的為低電平有效，可用于驅(qū)動(dòng)共陽(yáng)極的 LED LED 數(shù)數(shù)碼管；碼管；74LS48 74LS48、74LS49 74LS49、CD4511 CD4511 為高電平有效，可用于驅(qū)為高電平有效，可用于驅(qū)動(dòng)共陰極的動(dòng)共陰極的 LED LED 數(shù)碼管。有的數(shù)碼管。有的 LED LED 數(shù)碼管帶有小數(shù)點(diǎn)，一般用數(shù)碼管帶有小數(shù)點(diǎn)，一般用 dpdp 表示。表示。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)（1）74LS48七段顯示譯碼器 v 74LS4874LS48七段顯示譯碼器輸出高電平有效，用來(lái)驅(qū)動(dòng)共陰極數(shù)碼管，

55、其邏七段顯示譯碼器輸出高電平有效，用來(lái)驅(qū)動(dòng)共陰極數(shù)碼管，其邏輯功能圖如圖輯功能圖如圖4.2.304.2.30。該集成顯示譯碼器設(shè)有。該集成顯示譯碼器設(shè)有3 3個(gè)輔助控制端個(gè)輔助控制端BI/RBOBI/RBO、LTLT、RBIRBI，以增強(qiáng)器件的功能?，F(xiàn)簡(jiǎn)要說(shuō)明如下：，以增強(qiáng)器件的功能?，F(xiàn)簡(jiǎn)要說(shuō)明如下：滅燈輸入滅燈輸入BI/RBOBI/RBO BI/RBO BI/RBO是特殊控制端，有時(shí)作為輸入，有時(shí)作為輸出。當(dāng)是特殊控制端，有時(shí)作為輸入，有時(shí)作為輸出。當(dāng)BI/RBOBI/RBO作輸作輸入使用且入使用且BIBI0 0時(shí)，無(wú)論其它輸入端是什么電平，所有各段輸入時(shí)，無(wú)論其它輸入端是什么電平，所有各段

56、輸入a ag g均為均為0 0，所以字形熄滅。所以字形熄滅。動(dòng)態(tài)滅零輸出動(dòng)態(tài)滅零輸出RBORBO BI/RBO BI/RBO作為輸出使用時(shí)，受控于作為輸出使用時(shí)，受控于LTLT和和RBIRBI。當(dāng)。當(dāng)LTLT1 1且且RBIRBI0 0，輸入代，輸入代碼碼DCBA=0000DCBA=0000時(shí)，時(shí)，RBO=0RBO=0；若；若LT=0LT=0或者或者LTLT1 1且且RBIRBI1 1，則，則RBO=1RBO=1。該端主要用。該端主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。試燈輸入試燈輸入LTLT 當(dāng)當(dāng)LTLT0 0時(shí)，時(shí)，BI/RBOBI/RBO是輸

57、出端，且是輸出端，且RBORBO1 1，此時(shí)無(wú)論其它輸入端是什，此時(shí)無(wú)論其它輸入端是什么狀態(tài)，所有各段輸出么狀態(tài)，所有各段輸出a ag g均為均為1,1,顯示字形顯示字形8 8。該輸入端常用于檢查。該輸入端常用于檢查74887488本本身及數(shù)碼管的好壞。身及數(shù)碼管的好壞。動(dòng)態(tài)滅零輸入動(dòng)態(tài)滅零輸入RBIRBI 當(dāng)當(dāng)LTLT1 1，RBIRBI0 0且輸入代碼且輸入代碼DCBADCBA00000000時(shí)，各段輸出時(shí)，各段輸出a ag g均為低電均為低電平，與平，與BCDBCD碼相應(yīng)的字形碼相應(yīng)的字形 熄滅，故稱熄滅，故稱“滅零滅零”。利用。利用LT=1LT=1與與RBI=0RBI=0可以實(shí)現(xiàn)可以實(shí)

58、現(xiàn)某一位的某一位的“消隱消隱”。此時(shí)。此時(shí)BI/RBOBI/RBO是輸出端，且是輸出端，且RBO=0RBO=0。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)74LS48譯碼條件v74LS48對(duì)輸入代碼0000的譯碼條件是：LT和RBI同時(shí)等于1，而對(duì)其它輸入代碼則僅要求LT1，這時(shí)候，譯碼器各段ag輸出的電平是由輸入BCD碼決定的，并且滿足顯示字形的要求。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)74LS48譯碼器的典型應(yīng)用電路 v由于共陰數(shù)碼管的譯碼電路74LS48內(nèi)部有限流電阻，故后接數(shù)碼管時(shí)不需外接限流電阻。由于74LS48拉電流能力?。s2mA）,灌電流能力大（約6.4mA）

59、,所以一般都要外接上拉電阻推動(dòng)數(shù)碼管。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)帶有前0消隱的多位數(shù)字譯碼顯示 v 6 6位數(shù)碼管由位數(shù)碼管由6 6片片74LS4874LS48譯碼器驅(qū)動(dòng)。各片譯碼器驅(qū)動(dòng)。各片74LS4874LS48的的LTLT均接高電平，均接高電平，由于第一片由于第一片74LS4874LS48的的RBIRBI0 0，如果這片，如果這片74LS4874LS48的的DCBADCBA輸入為輸入為00000000，則滿足滅零條件，無(wú)字形顯示，同時(shí)輸出則滿足滅零條件，無(wú)字形顯示，同時(shí)輸出RBO=0RBO=0；第一片；第一片74LS4874LS48的的RBORBO與第二片與第二片7

60、4LS4874LS48的的RBIRBI相連，也使第二片滿足滅零條件，依相連，也使第二片滿足滅零條件，依此類推，實(shí)現(xiàn)了前此類推，實(shí)現(xiàn)了前0 0消隱。如果第一片消隱。如果第一片74LS4874LS48的輸入代碼不是的輸入代碼不是00000000而是任何其他而是任何其他BCDBCD碼，則該片將正常譯碼并驅(qū)動(dòng)顯示，同時(shí)碼，則該片將正常譯碼并驅(qū)動(dòng)顯示，同時(shí)使使 RBORBO1 1。這樣，第二片、第三片就喪失了滅零條件，所以電。這樣，第二片、第三片就喪失了滅零條件，所以電路對(duì)最高位非零的數(shù)字仍正常顯示。路對(duì)最高位非零的數(shù)字仍正常顯示。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)（2）74LS49七段顯

61、示譯碼器 v 74LS49的邏輯功能圖如圖4.2.33所示v 74LS49功能表 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)74LS49譯碼器的典型應(yīng)用電路v74LS49譯碼器的典型應(yīng)用電路如圖4.2.34所示。74LS49是集電極開路（OC）輸出，必須外接上拉電阻。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)4.3 4.3 鎖相環(huán)及頻率合成器的應(yīng)用鎖相環(huán)及頻率合成器的應(yīng)用 v 4.3.1 4.3.1 鎖相環(huán)鎖相環(huán) 1.1.鎖相環(huán)基本原理鎖相環(huán)基本原理能夠?qū)崿F(xiàn)兩個(gè)電信號(hào)相位同步的自動(dòng)控制閉環(huán)系能夠?qū)崿F(xiàn)兩個(gè)電信號(hào)相位同步的自動(dòng)控制閉環(huán)系統(tǒng)統(tǒng)稱為鎖相環(huán)，簡(jiǎn)稱統(tǒng)統(tǒng)稱為鎖相環(huán)，簡(jiǎn)稱PLLPL

62、L（Phase Locked Phase Locked LoopLoop）。）。鎖相環(huán)是一種以消除頻率誤差為目的的閉環(huán)反饋鎖相環(huán)是一種以消除頻率誤差為目的的閉環(huán)反饋控制電路，其基本原理是利用相位誤差去消除頻控制電路，其基本原理是利用相位誤差去消除頻率誤差。率誤差。它廣泛應(yīng)用于廣播通信、頻率合成、自動(dòng)控制及它廣泛應(yīng)用于廣播通信、頻率合成、自動(dòng)控制及時(shí)鐘同步等技術(shù)領(lǐng)域。時(shí)鐘同步等技術(shù)領(lǐng)域。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)1.1.鎖相環(huán)基本原理鎖相環(huán)基本原理 v 鎖相環(huán)電路由鑒相器（鎖相環(huán)電路由鑒相器（PDPD，也稱相位比較器）、環(huán)路濾波器（，也稱相位比較器）、環(huán)路濾波器（LFLF）

63、和壓）和壓控振蕩器（控振蕩器（VCOVCO）三部分組成，如圖）三部分組成，如圖4.3.14.3.1所示。所示。v 當(dāng)電路無(wú)信號(hào)輸入時(shí)，鑒相器輸出的誤差電壓當(dāng)電路無(wú)信號(hào)輸入時(shí)，鑒相器輸出的誤差電壓 V Vd d為為 0 0，環(huán)路濾波器的，環(huán)路濾波器的輸出電壓輸出電壓V Vc c也為也為 0 0，壓控振蕩器工作于下限頻率。當(dāng)有信號(hào)輸入時(shí)，鑒，壓控振蕩器工作于下限頻率。當(dāng)有信號(hào)輸入時(shí)，鑒相器將輸入信號(hào)相器將輸入信號(hào)V Vi i的相位和頻率的相位和頻率f fi i與壓控振蕩器輸出信號(hào)的相位和頻率與壓控振蕩器輸出信號(hào)的相位和頻率 f fo o相比較，并將兩者的相位差轉(zhuǎn)換成電壓相比較，并將兩者的相位差轉(zhuǎn)換

64、成電壓V V d d，經(jīng)過(guò)環(huán)路濾波器加到壓控，經(jīng)過(guò)環(huán)路濾波器加到壓控振蕩器的輸入端，使壓控振蕩器輸出的頻率振蕩器的輸入端，使壓控振蕩器輸出的頻率f f o o與輸入信號(hào)頻率與輸入信號(hào)頻率f fi i的差減的差減少。這個(gè)過(guò)程就稱為少。這個(gè)過(guò)程就稱為“捕捉捕捉”。當(dāng)壓控振蕩器信號(hào)頻率。當(dāng)壓控振蕩器信號(hào)頻率f fo o輸入信號(hào)頻率輸入信號(hào)頻率f fi i足夠接近并在相位上保持某種特定關(guān)系時(shí)，稱之為足夠接近并在相位上保持某種特定關(guān)系時(shí)，稱之為“相位鎖定相位鎖定”。鎖。鎖相環(huán)在相位鎖定的狀態(tài)下，輸入信號(hào)頻率相環(huán)在相位鎖定的狀態(tài)下，輸入信號(hào)頻率f fi i發(fā)生變化時(shí)，壓控振蕩器輸發(fā)生變化時(shí)，壓控振蕩器輸出

65、信號(hào)頻率出信號(hào)頻率f fo o也將跟著變化，并且嚴(yán)格保持一致，這就是鎖相環(huán)的環(huán)路也將跟著變化，并且嚴(yán)格保持一致，這就是鎖相環(huán)的環(huán)路跟蹤。跟蹤。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)2.CD40462.CD4046鎖相環(huán)應(yīng)用介紹鎖相環(huán)應(yīng)用介紹 vCD4046CD4046是通用的是通用的CMOSCMOS鎖相環(huán)集成電路，其特點(diǎn)鎖相環(huán)集成電路，其特點(diǎn)是電源電壓范圍寬（為是電源電壓范圍寬（為3V3V18V18V），輸入阻抗），輸入阻抗高高(約約100M)100M)，動(dòng)態(tài)功耗小，在中心頻率，動(dòng)態(tài)功耗小，在中心頻率f f0 0為為10kHz10kHz下功耗僅為下功耗僅為600W600W，屬微功耗器

66、件。，屬微功耗器件。第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)CD4046CD4046的引腳功能定義的引腳功能定義 第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)CD4046功能原理框圖第第4 4章章 數(shù)字電路系統(tǒng)設(shè)計(jì)數(shù)字電路系統(tǒng)設(shè)計(jì)CD4046功能原理v CD4046CD4046主要由線性放大器、整形電路、相位比較器主要由線性放大器、整形電路、相位比較器、相位比較器相位比較器、壓控振蕩器（、壓控振蕩器（VCOVCO）、源跟隨器等部分）、源跟隨器等部分構(gòu)成。構(gòu)成。v 相位比較器相位比較器采用異或門結(jié)構(gòu)，當(dāng)兩個(gè)輸入端信號(hào)的采用異或門結(jié)構(gòu)，當(dāng)兩個(gè)輸入端信號(hào)的電平狀態(tài)相異時(shí)（即一個(gè)高電平，一個(gè)為低電平），電平狀態(tài)相異時(shí)（即一個(gè)高電平，一個(gè)為低電平），輸出端信號(hào)為高電平；反之，當(dāng)兩個(gè)輸入端信號(hào)的電輸出端信號(hào)為高電平；反之，當(dāng)兩個(gè)輸入端信號(hào)的電平狀態(tài)相同時(shí)（即兩個(gè)均為高，或均為低電平），輸平狀態(tài)相同時(shí)（即兩個(gè)均為高，或均為低電平），輸出端信號(hào)為低電平。當(dāng)兩個(gè)輸入端信號(hào)的相位差在出端信號(hào)為低電平。當(dāng)兩個(gè)輸入端信號(hào)的相位差在0 0180180范圍內(nèi)變化時(shí)，輸出端信號(hào)的脈沖寬度亦范圍內(nèi)變化時(shí)，