南郵數(shù)字電路與邏輯設(shè)計總復(fù)習(xí)題【高教課堂】

《南郵數(shù)字電路與邏輯設(shè)計總復(fù)習(xí)題【高教課堂】》由會員分享，可在線閱讀，更多相關(guān)《南郵數(shù)字電路與邏輯設(shè)計總復(fù)習(xí)題【高教課堂】（119頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、數(shù)字電路與邏輯設(shè)計總復(fù)習(xí)數(shù)字電路與邏輯設(shè)計總復(fù)習(xí)盧慶莉盧慶莉 編寫編寫1詳細課資第一章第一章 復(fù)習(xí)題復(fù)習(xí)題一一 填空填空1 已知已知:A=(1111011)2,則則 A=()10=()8421BCD 0=()161230001 0010 00117B2、（1000）16 （700）16=（900）16=（2304）10=（4400）8=（100100000000）2=(0010 0011 0000 0100)8421BCD2詳細課資3 (1.39)10=()2 (本題要求保持原精度本題要求保持原精度)1%。1.0110001 27=128,則則 1/128 1%,取取n=7位位4、一個、一個1

2、0位的二進制數(shù)最大可表示的十進制數(shù)是位的二進制數(shù)最大可表示的十進制數(shù)是（）。）。10235、表示一個最大的兩位十進制數(shù)，至少需要、表示一個最大的兩位十進制數(shù)，至少需要（）位二進制數(shù)。）位二進制數(shù)。76、十進制數(shù)十進制數(shù)4，5，6，7對應(yīng)的三位循環(huán)碼分別為對應(yīng)的三位循環(huán)碼分別為_、_、_、_。1101111011003詳細課資一一 選擇題選擇題 1 1 函數(shù)函數(shù)F=AF=A B B與與G=ABG=AB的關(guān)系為的關(guān)系為_。A.A.僅互非僅互非 B.B.僅對偶僅對偶 C.C.相等相等 D.D.既互非又對偶既互非又對偶Dnn2n212 n2、n個變量可以構(gòu)成個變量可以構(gòu)成_個最小項。個最小項。A.B.

3、C.D.C3、下列各式中，下列各式中，_是三變量是三變量A、B、C的最小項。的最小項。a.A+B+C b.A+BC c.ABC d.ABCC4 4、設(shè)運算符為、設(shè)運算符為$，已知有如下運算結(jié)果：，已知有如下運算結(jié)果：0$0=00$0=0、0$1=00$1=0、1$0=01$0=0、1$1=11$1=1，則該運算是，則該運算是_。A.A.或運算或運算 ；B.B.與運算；與運算；C.C.異或運算；異或運算；D.D.同或運算；同或運算；B第二章第二章 復(fù)習(xí)題復(fù)習(xí)題4詳細課資5、實際使用時與非門的閑置輸入端應(yīng)置、實際使用時與非門的閑置輸入端應(yīng)置_，或非，或非門的門的的閑置輸入端應(yīng)置的閑置輸入端應(yīng)置。A

4、.高電平高電平;B.低電平低電平AB6、表達式、表達式ABC+AD+BD+CD的多余項為的多余項為_。A.BD;B.AD;C.CD;D.ABCC5詳細課資8、標(biāo)準(zhǔn)與或式是由、標(biāo)準(zhǔn)與或式是由_構(gòu)成的邏輯表達式。構(gòu)成的邏輯表達式。A.與項相或與項相或;B.最小項相或最小項相或;C.或項相與或項相與;D.最大相相與最大相相與B9、乘積項、乘積項ABCD的邏輯相鄰相為的邏輯相鄰相為_。A.ABCD;B.ABCD;C.ABCD;D.ABCD9、乘積項、乘積項ABCD的邏輯相鄰相為的邏輯相鄰相為_。A.ABCD;B.ABCD;C.ABCD;D.ABCD9、乘積項、乘積項ABCD的邏輯相鄰相為的邏輯相鄰相為

5、_。A.ABCD;B.ABCD;C.ABCD;D.ABCD9、乘積項、乘積項ABCD的邏輯相鄰相為的邏輯相鄰相為_。A.ABCD;B.ABCD;C.ABCD;D.ABCDC10、組合邏輯電路中的邏輯冒險現(xiàn)象是由于、組合邏輯電路中的邏輯冒險現(xiàn)象是由于_引起。引起。A.電路未達到最簡電路未達到最簡;B.電路有多個輸出電路有多個輸出;C.電路中存在延時電路中存在延時;D.邏輯門類型不同。邏輯門類型不同。C6詳細課資解解:二二 直接寫出直接寫出F =(A+B)C +A+B +CF=(A +B)C +A+B +C三、（三、（1）若）若F（ABC）=m（0，1，3，6）則其對則其對偶式偶式F=m（）。）。

6、解解:F（ABC）=m（0，1，3，6）F（ABC）=m（2，4，5，7）F（ABC）=m（2，4，5，7）F（ABC）=m（2，4，5，7）F（ABC）=m（5，3，2，0）0,2,3,57詳細課資四四.填空填空(1)F(A,B,C)=AB+BC=m(?)解解:F(A,B,C)=AB+BC=AB(C+C)+(A+A)BC=ABC+ABC+ABC=m7+m6+m3=(7,6,3)8詳細課資(3)F(A,B,C)=1 A BC=m(?)解解:F(A,B,C)=A BC=A BC+A BC=A(B+C)+ABC=A B+A C+ABCF(A,B,C)=(0,1,2,7)9詳細課資五五、若若F1(A

7、,B,C)=m(0,1,2,3)，F(xiàn)2(A,B,C)=M(0,1,2,3),則則F1 F2=（?）。）。解解:=F1 F2=1F1F2F10詳細課資九九.用公式法化簡函數(shù)用公式法化簡函數(shù)解解:F=A+B C+B D+A B+A B C D=A +B C+B D+B=A+B+C+DF=(F)=A B C D11詳細課資解解:F=A+B C+A B +B +C=A B C +A B +B+C=A(B C+B)+B+C=A(B+C)+B+C=A+B+C +B +C=A+1=112詳細課資解解:F=A B(C+D)+B C+A B+A C+B C+B C D=A B C+A B D+B+A B+A C

8、+B C D=A C+A D+B+A+A C+C D=C+D+B+A+C D=A+B+C+D13詳細課資解解:F=ABC+ABD+(A+B)C D +C D D=AB(C+D)+A B C D+C D D=AB C D+A B C D +C D D=C D+(C D+C D)D=C D+C D=114詳細課資六六 試用卡諾圖法把下列函數(shù)化簡為最簡試用卡諾圖法把下列函數(shù)化簡為最簡 “與與-或或”式式解解:F=B D+A D15詳細課資（2）真值表如下所示，試將該函數(shù)）真值表如下所示，試將該函數(shù)F(A,B,C,D)化簡為最簡化簡為最簡“與與-或或”式。式。解解:F=C D+A D16詳細課資3.用

9、卡諾圖法化簡函數(shù)用卡諾圖法化簡函數(shù)F（1）F(A,B,C,D)=ABD+ACD，且，且(B+D)(A+B+D)=1為為 最簡與或式，并用最少與非門實現(xiàn)該函數(shù)。最簡與或式，并用最少與非門實現(xiàn)該函數(shù)。解解:F=AB+AC=AB AC17詳細課資(2)F=(ACD+ABC+ABC+ACD)ABC+ACD+ABC+ACD求最簡求最簡“與與-或或”式。式。解解:F=BD18詳細課資(3)、已知、已知F1（A B C D）=m（0，3，4，5，7，9，10，13，14，15）F2（A B C D）=m（2，3，5，6，7，9，12，13，15）試用卡諾圖運算的方法求試用卡諾圖運算的方法求F3（A B C

10、D）=F1（A B C D）F2（A B C D）的最簡與或表達式。）的最簡與或表達式。19詳細課資(4)已知：已知：F1=m（1，2，3，5，7）+（0，6）F2=m（0，3，4，6）+（2，5)，求，求F=F1 F2的最簡與或式。的最簡與或式。解解:F=F1 F2=A B20詳細課資第三章第三章 復(fù)習(xí)題復(fù)習(xí)題1 1、CMOSCMOS反相器反相器（b）邏輯符號）邏輯符號1AP21詳細課資2 2、CMOSCMOS與非門與非門&BAP（b）邏輯符號）邏輯符號22詳細課資3 3、帶緩沖級的、帶緩沖級的CMOSCMOS與非門與非門BA1P111圖圖3.4.4 帶緩沖級的帶緩沖級的CMOS與非門與非門

11、23詳細課資帶緩沖級的帶緩沖級的CMOSCMOS與非門電路圖與非門電路圖24詳細課資4 4、CMOS CMOS 或非門或非門1BAP（b）邏輯符號）邏輯符號25詳細課資5 5、帶緩沖級的帶緩沖級的CMOSCMOS或非門或非門BA1P11帶緩沖級的帶緩沖級的CMOS或非門或非門&26詳細課資帶緩沖級的帶緩沖級的CMOSCMOS或非門電路圖或非門電路圖27詳細課資第四章第四章 復(fù)習(xí)題復(fù)習(xí)題1、用卡諾圖判別函數(shù)、用卡諾圖判別函數(shù)Z和和Y有何關(guān)系有何關(guān)系?BCAZ CBAABY 解解:因此因此Z和和Y互為反函數(shù)互為反函數(shù) 28詳細課資2、某汽車駕駛員培訓(xùn)班進行結(jié)業(yè)考試，有三名評、某汽車駕駛員培訓(xùn)班進行

12、結(jié)業(yè)考試，有三名評判員，其中判員，其中A為主評判員，為主評判員，B和和C為副評判員。在為副評判員。在評判時按照少數(shù)服從多數(shù)原則通過，但只要主評評判時按照少數(shù)服從多數(shù)原則通過，但只要主評判員認(rèn)為合格就算通過，在雙軌輸入條件下用最判員認(rèn)為合格就算通過，在雙軌輸入條件下用最少與非門實現(xiàn)該電路。少與非門實現(xiàn)該電路。解解:29詳細課資3、設(shè)、設(shè)B、F均為三位二進制數(shù)均為三位二進制數(shù),B為輸入為輸入,F為輸出為輸出,要要求二者之間有下述關(guān)系求二者之間有下述關(guān)系:當(dāng)當(dāng)2B5B5時時,F=B+2;,F=B+2;當(dāng)當(dāng)B2B5B5時時,F=0,F=0。試列出真值表。試列出真值表。B3 B2 B1 F3 F2 F1

13、0 0 0 0 0 10 0 1 0 0 10 1 0 1 0 00 1 1 1 0 11 0 0 1 1 01 0 1 1 1 11 1 0 0 0 01 1 1 0 0 0解解:30詳細課資4、分析圖中所示電路的邏輯功能，請寫出、分析圖中所示電路的邏輯功能，請寫出 分析過程。分析過程。解：解：1 寫出表達式寫出表達式31詳細課資32詳細課資2 列真值表列真值表3 分析分析 由真值表分析可知由真值表分析可知,本電路為三位二進制碼本電路為三位二進制碼轉(zhuǎn)換為三位循環(huán)碼。轉(zhuǎn)換為三位循環(huán)碼。（三位（三位Garg碼）。碼）。33詳細課資（方法二）（方法二）34詳細課資)(301201101001DAA

14、DAADAADAAENY123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:YAADENDD0123四 選 一01DMUX6、已知由、已知由38譯碼器實現(xiàn)的邏輯函數(shù)如圖譯碼器實現(xiàn)的邏輯函數(shù)如圖1所示，所示，試改用一個試改用一個4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器(輸出輸出)實現(xiàn)（可附加少實現(xiàn)（可附加少量門電路）。量門電路）。解解:35詳細課資36詳細課資7 7

15、、用一個四選一多路選擇器實現(xiàn)邏輯函數(shù)，并畫、用一個四選一多路選擇器實現(xiàn)邏輯函數(shù)，并畫出電路圖（說明：除一個四選一多路選擇器外只提出電路圖（說明：除一個四選一多路選擇器外只提供兩個反向器）。供兩個反向器）。F F（A A，B B，C C，D D）=m=m（1 1，2 2，5 5，8 8，1212）+（0 0，4 4，7 7，1010）37詳細課資8、解解:設(shè)計思路設(shè)計思路:(1)分析真值表可知分析真值表可知1）0000 0100 兩者是相同的。兩者是相同的。即：即：8421BCD=5421BCD（2）根據(jù)題目要求只提供用）根據(jù)題目要求只提供用74283芯片，因而不可以考慮芯片，因而不可以考慮74

16、85芯片（比較器），設(shè)計采用芯片（比較器），設(shè)計采用同余的概念來實現(xiàn)電路。同余的概念來實現(xiàn)電路。根據(jù)以上的分析，采用兩片根據(jù)以上的分析，采用兩片74283芯片設(shè)計電路。芯片設(shè)計電路。2）當(dāng)）當(dāng)8421BCD碼等于碼等于0101時時,5421BCD碼等于碼等于1000。兩者。兩者相差相差0011。即。即:8421BCD+0011=5421BCD38詳細課資當(dāng)當(dāng)8421BCD=0000 0100時，時，8421BCD+？1111，（I）片的）片的CO=0，片為片為 0000+8421BCD。當(dāng)當(dāng)8421BCD 0101時，時，8421BCD+？1111，（，（I）片的片的CO=1，片為片為 001

17、1+8421BCD。即：即：10000 0101=1011。39詳細課資9 9、試用一個四位數(shù)值比較器、試用一個四位數(shù)值比較器74857485和一個四位全加和一個四位全加器器7428374283（不允許附加任何器件）將四位二進制數(shù)（不允許附加任何器件）將四位二進制數(shù)B B3 3B B2 2B B1 1B B0 0轉(zhuǎn)換成轉(zhuǎn)換成8421BCD8421BCD碼碼000D000D1010D D8 8D D4 4D D2 2D D1 1（其中（其中000D000D1010D D8 8D D4 4D D2 2D D1 1 分別表示十進制數(shù)的十位、個位數(shù)分別表示十進制數(shù)的十位、個位數(shù)的的8421BCD842

18、1BCD碼）。碼）。40詳細課資1010、下圖所示數(shù)據(jù)選擇器、下圖所示數(shù)據(jù)選擇器MUXMUX的輸出方程為的輸出方程為，試用，試用MUXMUX（不提供其它元器件）構(gòu)成檢測電路，判（不提供其它元器件）構(gòu)成檢測電路，判斷四位自然二進制碼斷四位自然二進制碼ABCDABCD（ABCDABCD的位權(quán)依次的位權(quán)依次分別為分別為84218421）是否是）是否是8421BCD8421BCD碼的非法碼（若碼的非法碼（若是，輸出是，輸出F=1F=1，否則，否則F=0F=0）。）。41詳細課資11、如圖（如圖（1）所示，請分析這個電路完成什么功）所示，請分析這個電路完成什么功能？能？解：解：本電路完成本電路完成4位二

19、進制數(shù)轉(zhuǎn)換成兩位位二進制數(shù)轉(zhuǎn)換成兩位8421BCD碼的電路。碼的電路。42詳細課資如圖（如圖（2）所示，請分析這個電路完成什么功能？）所示，請分析這個電路完成什么功能？解：本電路完成解：本電路完成4位二進制數(shù)轉(zhuǎn)換成兩位位二進制數(shù)轉(zhuǎn)換成兩位8421BCD碼碼的電路。的電路。43詳細課資 12、用四選一多路選擇器和少量的門實現(xiàn)邏輯、用四選一多路選擇器和少量的門實現(xiàn)邏輯函數(shù)，并畫出電路圖。函數(shù)，并畫出電路圖。F(A,B,C,D)=m(0,1,3,4,5,8,10,11,12,14)44詳細課資45詳細課資1、選擇題、選擇題（1）觸發(fā)器）觸發(fā)器沒有空翻沒有空翻（沒有空翻，有空翻）；觸發(fā)（沒有空翻，有空

20、翻）；觸發(fā)器可用于器可用于 設(shè)計計數(shù)器和移位寄存器設(shè)計計數(shù)器和移位寄存器（鎖存數(shù)據(jù)，設(shè)（鎖存數(shù)據(jù)，設(shè)計計數(shù)器和移位寄存器）；觸發(fā)器的觸發(fā)方式計計數(shù)器和移位寄存器）；觸發(fā)器的觸發(fā)方式邊沿邊沿觸發(fā)觸發(fā)（邊沿觸發(fā)，電平觸發(fā)）。（邊沿觸發(fā)，電平觸發(fā)）。（2）鎖存器）鎖存器有空翻有空翻（沒有空翻，有空翻）；鎖存器（沒有空翻，有空翻）；鎖存器可用于可用于 鎖存數(shù)據(jù)鎖存數(shù)據(jù)（鎖存數(shù)據(jù)，設(shè)計計數(shù)器和移位寄（鎖存數(shù)據(jù)，設(shè)計計數(shù)器和移位寄存器）；鎖存器的觸發(fā)方式存器）；鎖存器的觸發(fā)方式 電平觸發(fā)電平觸發(fā) （邊沿觸發(fā)，（邊沿觸發(fā)，電平觸發(fā)）。電平觸發(fā)）。（3）CMOSFF的輸入端在使用時，多余的輸入端的輸入端在使用

21、時，多余的輸入端不可以懸空不可以懸空（不可以懸空，可以懸空）。對于與非（不可以懸空，可以懸空）。對于與非門多余的輸入端門多余的輸入端接高電平接高電平（接高電平，接地），對（接高電平，接地），對于或非門多余輸入于或非門多余輸入 接地接地（接高電平，接地）。（接高電平，接地）。第五章第五章 復(fù)習(xí)題復(fù)習(xí)題46詳細課資2 2、基本觸發(fā)器的邏輯符號與輸基本觸發(fā)器的邏輯符號與輸入波形如圖入波形如圖P5.1P5.1所示。試作出所示。試作出 Q Q、Q Q 的波形。的波形。SDRDQQ圖 P5.147詳細課資3、畫出、畫出P5.11中中Q端的波形端的波形,設(shè)初態(tài)為設(shè)初態(tài)為“0”。Q48詳細課資4 已知觸發(fā)器電

22、路及其輸入波形如下圖所示，已知觸發(fā)器電路及其輸入波形如下圖所示，試作試作輸出端的波形。輸出端的波形。1 電路及其輸入波形見下圖，設(shè)電路及其輸入波形見下圖，設(shè)Q初態(tài)為初態(tài)為“0”，作作Q端的波形。端的波形。Q49詳細課資5、已知觸發(fā)器電路及其輸入波形如下圖所示，作、已知觸發(fā)器電路及其輸入波形如下圖所示，作Q端的波形。端的波形。50詳細課資6 分析下圖電路分析下圖電路,將分析結(jié)果填入下表。將分析結(jié)果填入下表。解：解：X=0：（：（1）具有自啟動；）具有自啟動；（2）二位二進制同步加法計器。）二位二進制同步加法計器。00 01 10 11 X=1：（1）具有自啟動；）具有自啟動；（2）二位二進制同步

23、減法計數(shù)器。）二位二進制同步減法計數(shù)器。11 10 01 00 51詳細課資推廣：推廣：用用JKFF構(gòu)成的異步可逆計數(shù)器：構(gòu)成的異步可逆計數(shù)器：X=0：（1）二位異步二進制加法計數(shù)器；）二位異步二進制加法計數(shù)器；X=1：（2）二位異步減法計數(shù)器。）二位異步減法計數(shù)器。52詳細課資用用DFF構(gòu)成的異步可逆計數(shù)器：構(gòu)成的異步可逆計數(shù)器：X=0：（1）二位異步二進制減法計數(shù)器；）二位異步二進制減法計數(shù)器；X=1：（2）二位異步加法計數(shù)器。）二位異步加法計數(shù)器。53詳細課資第六章第六章 復(fù)習(xí)題復(fù)習(xí)題1、填空題和選擇題、填空題和選擇題（1）通過級聯(lián)方法，把兩片）通過級聯(lián)方法，把兩片4位二進制計數(shù)器位二進

24、制計數(shù)器7416l連接連接成為成為8位二進制計數(shù)器后，其最大模值是位二進制計數(shù)器后，其最大模值是 。（2）對）對MSI計數(shù)器，若計數(shù)器，若 ，無論，無論CP信號處于何狀態(tài)，信號處于何狀態(tài)，計數(shù)器立即清零，該清零方式稱為計數(shù)器立即清零，該清零方式稱為 ；MSI計數(shù)計數(shù)器器74163的清零方式為的清零方式為 。（3）分析時序電路時所列的四組方程包括時鐘方）分析時序電路時所列的四組方程包括時鐘方程、程、及電路輸出方程。及電路輸出方程。（4）設(shè)計模為）設(shè)計模為12的二進制計數(shù)器，如使用的二進制計數(shù)器，如使用74163利用利用CR端以復(fù)端以復(fù)0法則其反饋態(tài)法則其反饋態(tài)Q3Q2Q1Q0為為 ，如使用，如使

25、用74161利利用用LD端以置最小數(shù)法設(shè)計，則所置數(shù)為（端以置最小數(shù)法設(shè)計，則所置數(shù)為（）2。（5）74LS161，74LS160和和74LS163均為常用的加法計數(shù)均為常用的加法計數(shù)器。與器。與74LS161之功能相比，不同之處在于之功能相比，不同之處在于74LS160為為 ，74LS163為為 。0CR256異步清零異步清零 同步清零同步清零 激勵方程激勵方程 次態(tài)方程次態(tài)方程 1011 0100 模十計數(shù)器模十計數(shù)器 同步清零同步清零 54詳細課資（6）若將一片模值為）若將一片模值為10的的74160芯片和一片模值為芯片和一片模值為16的的74161芯芯片同步級聯(lián)，則級聯(lián)后的模值為片同步

26、級聯(lián)，則級聯(lián)后的模值為 。（7）由）由3個個JK觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的3位二進制同步加法計數(shù)器的基本位二進制同步加法計數(shù)器的基本結(jié)構(gòu)是結(jié)構(gòu)是:CP1=CP2=CP3=CP;各級觸發(fā)器均接為各級觸發(fā)器均接為 ,且且T1=,T2=,T3=,Z=。（8）一個）一個10位的二進制數(shù)最大可表示的十進制數(shù)是位的二進制數(shù)最大可表示的十進制數(shù)是 。(9)(9)兩片兩片7416074160組成的電路如圖組成的電路如圖1 1所示，計數(shù)器是采用了所示，計數(shù)器是采用了 （置數(shù)法、復(fù)（置數(shù)法、復(fù)0 0法），級聯(lián)的方式是法），級聯(lián)的方式是 級聯(lián)，實現(xiàn)級聯(lián)，實現(xiàn)的模長為的模長為 ，74160(1)74160(1)、741

27、60(2)74160(2)的反饋狀態(tài)分別為的反饋狀態(tài)分別為（）2 2和（和（）2 2 。160 TFF 1 Q1 Q1Q2 Q1Q2Q3 1023 復(fù)復(fù)0法法 同步同步 420010 0100 55詳細課資2 2、試用試用7416174161用復(fù)用復(fù)0 0法實現(xiàn)法實現(xiàn)M=12M=12的計數(shù)器。的計數(shù)器。解：解：7416174161為異步復(fù)為異步復(fù)0 0方式，起跳狀態(tài)為方式，起跳狀態(tài)為S S1212，即：即：(1100)(1100)2 2。電路圖如下所示：。電路圖如下所示：56詳細課資考慮可靠清零，電路圖如下所示：考慮可靠清零，電路圖如下所示：57詳細課資3 3、試用試用7416374163用復(fù)

28、用復(fù)0 0法設(shè)計法設(shè)計M=12M=12的計數(shù)器。的計數(shù)器。解：解：7416374163為同步復(fù)為同步復(fù)0 0方式，起跳狀態(tài)為方式，起跳狀態(tài)為S S1111，即：即：(1011)(1011)2 2。電路圖如下所示：。電路圖如下所示：58詳細課資4、試用試用74161,用預(yù)置用預(yù)置“0”法設(shè)計法設(shè)計M=6的計數(shù)器。的計數(shù)器。解：解：7416174161為同步置數(shù)方式，為同步置數(shù)方式，反饋狀態(tài)為：反饋狀態(tài)為：M 1=6 1=5=(0101)2;LD=Q2 Q059詳細課資1）N=N1 N22）兩片）兩片74160的的P T恒為恒為1，都處于計數(shù)狀態(tài)。，都處于計數(shù)狀態(tài)。0000 0000 74160(

29、2)74160(1)0000 0001 0000 1001 0001 0000 1001 1001 74160(2)74160(1)0001 0001 5、異步級聯(lián)異步級聯(lián)60詳細課資6、同步級聯(lián)同步級聯(lián)1）M=100，CP1=CP2=CP，P=T=1；（；（1片）片）2）QCC（1）=P（2）=T（2）；當(dāng)?shù)谑畟€）；當(dāng)?shù)谑畟€CP到達后，到達后，1片為片為 Q3 Q2 Q1 Q0=0000，2片為片為 Q3 Q2 Q1 Q0=0001。61詳細課資7 7、試用兩片試用兩片7416074160接成接成M=29M=29的計數(shù)器。的計數(shù)器。解法解法1 1：采用整體預(yù)置：采用整體預(yù)置0 0法，如圖法，

30、如圖6.5.226.5.22所示。所示。Q80 Q40 Q20Q10 Q8Q4Q2Q1 0 0 1 0 1 0 0 0強調(diào)：強調(diào)：采用整體預(yù)置采用整體預(yù)置0法，必須接成同步的形式，千法，必須接成同步的形式，千萬不可接成異步形式。萬不可接成異步形式。62詳細課資63詳細課資64詳細課資8、用兩片、用兩片74161設(shè)計一個設(shè)計一個M=56的計數(shù)器。的計數(shù)器。解：方法一：用預(yù)置解：方法一：用預(yù)置“0”法，法，M=48+8=56即：狀態(tài)：即：狀態(tài)：0000 0000 0011 0111強調(diào)：強調(diào)：用整體預(yù)置用整體預(yù)置“0”0”法時，要注意計數(shù)器一定要接成法時，要注意計數(shù)器一定要接成同步形式，千萬不能接

31、成異步形式。同步形式，千萬不能接成異步形式。65詳細課資9 9、試用整體預(yù)置零法在圖試用整體預(yù)置零法在圖5增加適當(dāng)?shù)倪B線增加適當(dāng)?shù)倪B線,構(gòu)成同步二十構(gòu)成同步二十四進制計數(shù)器，（注：圖中與非門的輸入端數(shù)視需要而定）。四進制計數(shù)器，（注：圖中與非門的輸入端數(shù)視需要而定）。解解:74161異步清零異步清零,同步置數(shù)，采用置零法實現(xiàn)同步置數(shù)，采用置零法實現(xiàn)。(24)10=(00011000)2,計數(shù)狀態(tài)計數(shù)狀態(tài):0000000000010111,反饋函數(shù)按反饋函數(shù)按(00010111)2寫。寫。66詳細課資67詳細課資10、分析圖所示計數(shù)器電路，說明是模長為多少的、分析圖所示計數(shù)器電路，說明是模長為多

32、少的計數(shù)器，并列出狀態(tài)轉(zhuǎn)移表。計數(shù)器，并列出狀態(tài)轉(zhuǎn)移表。當(dāng)當(dāng)M=0時，預(yù)置數(shù)為時，預(yù)置數(shù)為(0010)2，則是，則是8進制計數(shù)器；進制計數(shù)器；當(dāng)當(dāng)M=1時，預(yù)置數(shù)為時，預(yù)置數(shù)為(0100)2，則為，則為6進制計數(shù)器。進制計數(shù)器。68詳細課資11、將將3改為設(shè)計題：改為設(shè)計題：試用一片試用一片74161和一個開關(guān)設(shè)和一個開關(guān)設(shè)計計數(shù)器，當(dāng)計計數(shù)器，當(dāng)K=0時，計數(shù)器時，計數(shù)器Q3Q2Q1Q0為為00101001；當(dāng)；當(dāng)K=1時，計數(shù)器時，計數(shù)器Q3Q2Q1Q0為為01001001。請畫出電原理圖。請畫出電原理圖。解：解：當(dāng)當(dāng)K=0時，預(yù)置數(shù)為時，預(yù)置數(shù)為(0010)2，則是，則是8進制計數(shù)器；進

33、制計數(shù)器；當(dāng)當(dāng)K=1時，預(yù)置數(shù)為時，預(yù)置數(shù)為(0100)2，則為，則為6進制計數(shù)器。進制計數(shù)器。69詳細課資12、判斷下圖所示電路是幾進制計數(shù)器判斷下圖所示電路是幾進制計數(shù)器?M=365M=512+256+64+32+4+1 =86974160是模十計數(shù)器是模十計數(shù)器,電路為同步級聯(lián)并采用置電路為同步級聯(lián)并采用置”0”法法,則則M-1=36474161是是M=16計數(shù)器計數(shù)器,電路為同步級聯(lián)并采用置電路為同步級聯(lián)并采用置”0”法實現(xiàn)法實現(xiàn),則則M-1=00110110010070詳細課資13、試分析圖所示電路的分頻比試分析圖所示電路的分頻比(即即Y與與CP的分頻比的分頻比)。Y Y與與CPCP

34、的分頻比為的分頻比為1 1：240 240 7416174161是是M=16M=16計數(shù)器計數(shù)器,電路為同步級聯(lián)并采用置電路為同步級聯(lián)并采用置”0 0”法法,則則M-1=01110111M-1=01110111。M=64+32+16+4+2+1+1=120,M=64+32+16+4+2+1+1=120,則則Y=120Y=1202=2402=240。1171詳細課資14、用一片、用一片74194和若干與非門設(shè)計一個產(chǎn)生和若干與非門設(shè)計一個產(chǎn)生序列碼為序列碼為110100,且能自啟動的序列信號發(fā)且能自啟動的序列信號發(fā)生器。要求：導(dǎo)出生器。要求：導(dǎo)出DSL的表達式并畫出電路。的表達式并畫出電路。解：

35、解：110100，11010072詳細課資Q1 Q2 Q3 DSL 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0檢查自啟動：檢查自啟動：000 001 ，111 110 電路具有自啟動性電路具有自啟動性110100，110100注意注意:考慮電路具有自啟動性時，考慮電路具有自啟動性時，000和和111這兩個特這兩個特殊格的圈化值得關(guān)注殊格的圈化值得關(guān)注,即即:000要圈畫要圈畫,111不能圈畫。不能圈畫。73詳細課資電路圖電路圖74詳細課資75詳細課資15、試用、試用74194及及74151設(shè)計產(chǎn)生序列設(shè)計產(chǎn)生序列 11100010011010

36、，要求電路具有自啟動性。要求電路具有自啟動性。解：解：11100010011010，111000 降去降去Q3：76詳細課資注意：注意：要使電路要使電路具有自啟動性，具有自啟動性，0000一定要取一定要取“1”，才能使才能使00000001。1111一定要取一定要取“0”，才能使才能使11111110。77詳細課資78詳細課資第八章第八章 復(fù)習(xí)題復(fù)習(xí)題一、概念及其應(yīng)用一、概念及其應(yīng)用 傳感傳感 器器A/D計算計算 機機D/A模擬模擬 控制控制 被測被控對象被測被控對象圖圖8.0.1典型的數(shù)字控制系統(tǒng)框圖典型的數(shù)字控制系統(tǒng)框圖二、主要技術(shù)指標(biāo)二、主要技術(shù)指標(biāo) 1.精度：用分辨率、轉(zhuǎn)換誤差表示精度

37、：用分辨率、轉(zhuǎn)換誤差表示 2.速度：用轉(zhuǎn)換時間、轉(zhuǎn)換速率表示速度：用轉(zhuǎn)換時間、轉(zhuǎn)換速率表示 能夠?qū)?shù)字量轉(zhuǎn)換為能夠?qū)?shù)字量轉(zhuǎn)換為模擬量的器件稱為數(shù)模擬量的器件稱為數(shù)模轉(zhuǎn)換器，簡稱模轉(zhuǎn)換器，簡稱D/A轉(zhuǎn)換器或轉(zhuǎn)換器或DAC。能夠?qū)⒛M量轉(zhuǎn)換為能夠?qū)⒛M量轉(zhuǎn)換為數(shù)字量的器件稱為模數(shù)字量的器件稱為模數(shù)轉(zhuǎn)換器，簡稱數(shù)轉(zhuǎn)換器，簡稱A/D轉(zhuǎn)換器或轉(zhuǎn)換器或ADC。79詳細課資1.在在A/D轉(zhuǎn)換器中轉(zhuǎn)換器中,已知是量化單位已知是量化單位,若采用若采用“四舍五四舍五入入”方法劃分量化電平方法劃分量化電平,則最大量化誤差為則最大量化誤差為_。A.1/4 ;B.1/2;C.1;D.2B2.若一個若一個10位二進制位

38、二進制D/A轉(zhuǎn)換器的滿刻度輸出電壓為轉(zhuǎn)換器的滿刻度輸出電壓為10.23V,當(dāng)輸入為當(dāng)輸入為(1100000010)2時時,輸出電壓為輸出電壓為_ V。A.2.65;B.5.12;C.7.7 ;D.8.58C解：解：D=512+256+2=770D=512+256+2=770u0:10.23=770:2u0:10.23=770:21010-1-180詳細課資4.4.已知已知4 4位倒位倒T T型型DACDAC，輸入數(shù)字量為，輸入數(shù)字量為11011101，u uREF REF=-8V=-8V，R Rf f=R=R，則輸出模擬量，則輸出模擬量u uO O=?=?解：解：3.已知一個已知一個DAC電路

39、有電路有4個并行數(shù)字輸入端個并行數(shù)字輸入端,則分辨率則分辨率為為_。81詳細課資5.一個倒一個倒T網(wǎng)絡(luò)的網(wǎng)絡(luò)的10位位D/A轉(zhuǎn)換器的最小輸出電壓轉(zhuǎn)換器的最小輸出電壓為為0.01V，則當(dāng)輸入為，則當(dāng)輸入為(1100000100)2時，對應(yīng)的時，對應(yīng)的輸出電壓為輸出電壓為_V。A7.72 B8.56 C9.64 D10.25解：解：D=512+256+4=772D=512+256+4=772u0:0.01=772:1u0:0.01=772:1A6.在轉(zhuǎn)換器中，已知在轉(zhuǎn)換器中，已知是量化單位，若采用是量化單位，若采用“舍尾舍尾”方法劃分量化電平，則最大量化誤差為方法劃分量化電平，則最大量化誤差為_

40、。A1/4 B1/2 C1 D2C82詳細課資5.已知已知uOm=5V，n=10，則，則6.倒倒T型網(wǎng)絡(luò)型網(wǎng)絡(luò)DAC的的uOm=10V，試問需多少位代碼，試問需多少位代碼，才能使分辨率，才能使分辨率R達到達到2mV。(Rf=R)解解 由題意知：由題意知：mVuRnOm512512103102R31021210n13n83詳細課資8.已知一個已知一個ADC為為4位位,則分辨率為則分辨率為_。9.9.已知一已知一ADCADC為為1010位，位，U UREFREF=5V=5V，則：，則：mVmVURnREF588.42521010.ADC080910.ADC0809的分辨率為的分辨率為8 8位，即該

41、轉(zhuǎn)換的輸出數(shù)位，即該轉(zhuǎn)換的輸出數(shù)據(jù)可以用據(jù)可以用2 28 8個二進制數(shù)進行量化，其分辨率為個二進制數(shù)進行量化，其分辨率為1LSB(1LSB(數(shù)字量的最小的單位數(shù)字量的最小的單位)。用百分比表示，。用百分比表示，則其分辨率為：則其分辨率為：84詳細課資第九章第九章 復(fù)習(xí)題復(fù)習(xí)題一、填空和選擇題一、填空和選擇題1、使用、使用PROM實現(xiàn)組合邏輯時，應(yīng)首先把邏輯函數(shù)實現(xiàn)組合邏輯時，應(yīng)首先把邏輯函數(shù)變換成變換成_，而使用，而使用PLAPLA實現(xiàn)組合邏輯時，應(yīng)首先把實現(xiàn)組合邏輯時，應(yīng)首先把邏輯函數(shù)變換成邏輯函數(shù)變換成_。（。（A A：最小項表達式，：最小項表達式，B B：最大最大項表達式，項表達式，C：

42、最簡與或式：最簡與或式）2、存儲器容量的擴展有、存儲器容量的擴展有_擴展和擴展和_擴展兩種方法。擴展兩種方法。如把如把1K1K字字4 4位容量的位容量的2114RAM2114RAM擴展為擴展為16K16K字字8 8位的位的RAMRAM，則需，則需_片片21142114和一個和一個_譯碼器。譯碼器。3、若用若用ROM實現(xiàn)實現(xiàn)“將八位二進制數(shù)轉(zhuǎn)換成十進將八位二進制數(shù)轉(zhuǎn)換成十進制數(shù)制數(shù)(用用BCD碼表示碼表示)的轉(zhuǎn)換電路的轉(zhuǎn)換電路”，則，則ROM的容的容量至少應(yīng)為量至少應(yīng)為_。28x 12=307285詳細課資4、有一個存儲器的容量為、有一個存儲器的容量為1024字字8 8位，則該存儲位，則該存儲器

43、共有器共有_個基本存儲單元，共存有個基本存儲單元，共存有_字，每字字，每字有有_位，該存儲器共有位，該存儲器共有_個個21142114。5、某、某RAM存儲器矩陣采用存儲器矩陣采用3232的形式，行地址的形式，行地址譯碼器采用譯碼器采用5/32線譯碼器；列地址譯碼器采用線譯碼器；列地址譯碼器采用3/8線線譯碼器，則可知該譯碼器，則可知該RAM有有_個存儲單元。該存?zhèn)€存儲單元。該存儲矩陣共有儲矩陣共有_個字，每個字有個字，每個字有_位，其列地址位，其列地址譯碼器的每根輸出線接存儲矩陣的譯碼器的每根輸出線接存儲矩陣的_列。列。6、存儲器的容量用、存儲器的容量用_和和_的乘積表示。構(gòu)成的乘積表示。構(gòu)

44、成16K16K1616位的位的RAMRAM需要需要_片容量為片容量為1K1K4 4的的21142114，這時應(yīng)有這時應(yīng)有_條地址線，一次讀出操作選中條地址線，一次讀出操作選中_。86詳細課資7、RAM在工作時，可以按地址對指定單元在工作時，可以按地址對指定單元_或或_數(shù)據(jù)；而數(shù)據(jù)；而ROMROM在工作時，只能在工作時，只能_指定單元的指定單元的數(shù)據(jù)。（擦出、讀取、存放）數(shù)據(jù)。（擦出、讀取、存放）8、一個、一個RAM的容量為的容量為1024字字8 8位，則該位，則該RAMRAM共有共有_個基本存儲單元，工作時每次訪問個基本存儲單元，工作時每次訪問_個基本個基本存儲單元，有存儲單元，有_個地址端。

45、個地址端。9、只能讀出、不能寫入，但信息可永久保存的存儲只能讀出、不能寫入，但信息可永久保存的存儲器是器是_。A 固定固定ROM BRAM CEPROM DDRAMA87詳細課資10、16K8RAM，其地址線和數(shù)據(jù)線的數(shù)目分，其地址線和數(shù)據(jù)線的數(shù)目分別為別為_。A8條地址線，條地址線，8條數(shù)據(jù)線條數(shù)據(jù)線 B10條地址線，條地址線，4條數(shù)據(jù)線條數(shù)據(jù)線 C16條地址線，條地址線，8條數(shù)據(jù)線條數(shù)據(jù)線 D14條地址線，條地址線，8條數(shù)據(jù)線條數(shù)據(jù)線D11、若用若用ROM實現(xiàn)實現(xiàn)“兩個三位二進制數(shù)相乘的乘兩個三位二進制數(shù)相乘的乘法器法器”，則，則ROM的容量至少應(yīng)為的容量至少應(yīng)為_。26x6=38488詳

46、細課資二、用二、用ROM設(shè)計兩個一位二進制數(shù)設(shè)計兩個一位二進制數(shù)a和和b及進位輸入及進位輸入c的全加器，設(shè)本位和為的全加器，設(shè)本位和為S,進位輸出為進位輸出為CO。89詳細課資三、由三、由EPROM構(gòu)成的電路如下，試分析電路，構(gòu)成的電路如下，試分析電路，列出真值表，填寫功能。列出真值表，填寫功能。1、X、Y、Z的真值表為：的真值表為：2、該電路的邏輯功能是、該電路的邏輯功能是_90詳細課資四、由四、由PROM和和DFF構(gòu)成的電路如圖所示，設(shè)構(gòu)成的電路如圖所示，設(shè)Q1Q2Q3的初態(tài)為的初態(tài)為000。1）試填寫）試填寫Q1Q2Q3的狀態(tài)轉(zhuǎn)移表。的狀態(tài)轉(zhuǎn)移表。2）試寫出序列碼）試寫出序列碼F碼型。碼

47、型。3）試說明這是什么功能的電路。）試說明這是什么功能的電路。91詳細課資F=11011100，11011100，功能：功能：M=8的的11011100序列碼發(fā)生序列碼發(fā)生器。器。92詳細課資五、試用五、試用ROM實現(xiàn)下列多輸出函數(shù)電路。實現(xiàn)下列多輸出函數(shù)電路。解：解：93詳細課資94詳細課資六、由六、由PROM和和DFF構(gòu)成的計數(shù)型序列碼發(fā)生器如下，分析該構(gòu)成的計數(shù)型序列碼發(fā)生器如下，分析該電路后，試畫出該電路的全狀態(tài)轉(zhuǎn)移圖和產(chǎn)生的序列碼電路后，試畫出該電路的全狀態(tài)轉(zhuǎn)移圖和產(chǎn)生的序列碼F=？（設(shè)初態(tài)為（設(shè)初態(tài)為Q3Q2Q1=000）序列碼序列碼F=95詳細課資序列碼序列碼F=00000119

48、6詳細課資第十章第十章 復(fù)習(xí)題復(fù)習(xí)題一、填空一、填空1、使用、使用GAL16V8最多可設(shè)置最多可設(shè)置_個輸入端，個輸入端，最多最多可設(shè)置可設(shè)置_個輸出端。個輸出端。2、說明下表中所列、說明下表中所列5種器件的與、或陣列是固定結(jié)種器件的與、或陣列是固定結(jié)構(gòu)還是可編程結(jié)構(gòu)（在表內(nèi)對應(yīng)小格中打構(gòu)還是可編程結(jié)構(gòu)（在表內(nèi)對應(yīng)小格中打“”）。）。97詳細課資3、GAL16V8共有共有_個管腳，其中輸入端最多可個管腳，其中輸入端最多可有有_個，輸出端最多可有個，輸出端最多可有_個，其個，其OLMCOLMC在結(jié)構(gòu)在結(jié)構(gòu)控制字的作用下可以構(gòu)成控制字的作用下可以構(gòu)成_種不同的工作模式。種不同的工作模式。4、PAL

49、和和GAL的相同之處是基本結(jié)構(gòu)都是的相同之處是基本結(jié)構(gòu)都是_陣陣列可編程，列可編程，_陣列固定。不同之處是陣列固定。不同之處是_（PALPAL，GALGAL）的輸出結(jié)構(gòu)是固定的，而）的輸出結(jié)構(gòu)是固定的，而_（PALPAL，GALGAL）的輸出結(jié)構(gòu)可由用戶編程確定。的輸出結(jié)構(gòu)可由用戶編程確定。98詳細課資5、GAL16V8的與陣列產(chǎn)生的乘積項最多包含的與陣列產(chǎn)生的乘積項最多包含_個變量。個變量。326、GAL16V8器件在結(jié)構(gòu)上的特點是：與陣列可器件在結(jié)構(gòu)上的特點是：與陣列可編程、或陣列編程、或陣列_。固定固定7、GAL16V8的與陣列總共可實現(xiàn)的與陣列總共可實現(xiàn)_個乘積項。個乘積項。6499詳

50、細課資8、用、用PLA器件實現(xiàn)函數(shù)器件實現(xiàn)函數(shù),)7,6,4,3(),(0121mAAAF。)7,4,3,2,0(),(0122mAAAF解解：用：用PLA器件實現(xiàn)，需器件實現(xiàn)，需3個輸入端，個輸入端，2個輸出端。個輸出端。用卡諾圖法化簡，得出用卡諾圖法化簡，得出F1、F2的最簡與或式：的最簡與或式：01020121),(AAAAAAAF0112010122),(AAAAAAAAAF相應(yīng)的實現(xiàn)電路如圖相應(yīng)的實現(xiàn)電路如圖10.5.2所示。所示。100詳細課資圖圖10.5.2 用用PLA實現(xiàn)組合函數(shù)的設(shè)計實現(xiàn)組合函數(shù)的設(shè)計&1101詳細課資9、試用、試用PLA實現(xiàn)實現(xiàn)4位二進制碼到位二進制碼到Gr

51、ay碼的轉(zhuǎn)換。碼的轉(zhuǎn)換。解：利用卡諾圖化簡得最簡與或式：解：利用卡諾圖化簡得最簡與或式：01010121212323233AAAADAAAADAAAADAD 102詳細課資與與陣陣列列或或陣陣列列A3A2A1A0D3D2D1D001010121212323233AAAADAAAADAAAADAD 103詳細課資CP圖210.已知已知DFF及及PLA組成的電路如圖所示組成的電路如圖所示,作全狀作全狀態(tài)轉(zhuǎn)移圖態(tài)轉(zhuǎn)移圖,分析邏輯功能。分析邏輯功能。104詳細課資105詳細課資106詳細課資10.1 PLD器件有哪幾種分類方法？按不同的方法劃器件有哪幾種分類方法？按不同的方法劃分分PLD器件分別有哪幾

52、種類型？器件分別有哪幾種類型？PLD器件通常有兩種分類方法：按集成度分類和器件通常有兩種分類方法：按集成度分類和按編程方法分類。按集成度分類，按編程方法分類。按集成度分類，PLD器件可分為器件可分為低密度可編程邏輯器件（低密度可編程邏輯器件（LDPLD）和高密度可編程）和高密度可編程邏輯器件（邏輯器件（HDPLD）兩種。具體分類如下：）兩種。具體分類如下：PLD LDPLD HDPLD PROM PLA PAL GAL CPLD FPGA 107詳細課資10.6 GAL16V8的的OLMC有哪幾種具體配置？有哪幾種具體配置？OLMC可配置成可配置成5種不同的工作模式：種不同的工作模式：為專用輸

53、入模式；為專用輸入模式；為專用組合輸出模式；為專用組合輸出模式；為反饋組合輸出模式；為反饋組合輸出模式；為時序電路中的組合輸出模式；為時序電路中的組合輸出模式；為寄存器輸出模式；為寄存器輸出模式；108詳細課資第十二章第十二章 復(fù)習(xí)題復(fù)習(xí)題1、控制器的描述方法和設(shè)計依據(jù)是控制器的描述方法和設(shè)計依據(jù)是_。狀態(tài)轉(zhuǎn)移表或狀態(tài)轉(zhuǎn)移圖狀態(tài)轉(zhuǎn)移表或狀態(tài)轉(zhuǎn)移圖2、ASM圖由圖由3個基本符號組成，它們分別是個基本符號組成，它們分別是_、_和和_。狀態(tài)框狀態(tài)框 判斷框判斷框條件框條件框3、AB這條語句屬于這條語句屬于RTL中的中的_。A傳輸語句傳輸語句 B算術(shù)語句算術(shù)語句 C邏輯語句邏輯語句 D移位語句移位語句

54、A4、數(shù)據(jù)處理器的具體操作過程可用處理器明細數(shù)據(jù)處理器的具體操作過程可用處理器明細表來說明，它包括表來說明，它包括_和和_兩個子表。兩個子表。操作表操作表狀態(tài)變量表狀態(tài)變量表109詳細課資處理器處理器控制器控制器6、數(shù)字系統(tǒng)設(shè)計一般分為三個階段數(shù)字系統(tǒng)設(shè)計一般分為三個階段,即即:_、_和和_。系統(tǒng)設(shè)計階段系統(tǒng)設(shè)計階段邏輯設(shè)計階段邏輯設(shè)計階段電路設(shè)計階段電路設(shè)計階段5、數(shù)字系統(tǒng)一般由數(shù)字系統(tǒng)一般由 輸入接口輸入接口、輸出接口輸出接口、_和和_四部分構(gòu)成。四部分構(gòu)成。7.數(shù)字系統(tǒng)設(shè)計過程中，涉及三個階段，數(shù)字系統(tǒng)設(shè)計過程中，涉及三個階段，a電路設(shè)計、電路設(shè)計、b系統(tǒng)設(shè)計、系統(tǒng)設(shè)計、c邏輯設(shè)計，按設(shè)

55、計先后進行的排序為邏輯設(shè)計，按設(shè)計先后進行的排序為 D 。A bac B abc C cba D bca110詳細課資8、已知一個數(shù)字系統(tǒng)，它有三個寄存器已知一個數(shù)字系統(tǒng)，它有三個寄存器X、Y、Z，它的算法流程圖如圖它的算法流程圖如圖6所示，請導(dǎo)出狀態(tài)數(shù)最少的所示，請導(dǎo)出狀態(tài)數(shù)最少的ASM圖。圖。111詳細課資112詳細課資9、數(shù)字系統(tǒng)的、數(shù)字系統(tǒng)的ASM圖如下圖如下,試把該系統(tǒng)控制器的狀試把該系統(tǒng)控制器的狀態(tài)轉(zhuǎn)移圖畫完整。態(tài)轉(zhuǎn)移圖畫完整。X1/Y3X2/X3/Y1X3/Y1113詳細課資10、試用每態(tài)一個觸發(fā)器的方法實現(xiàn)下列、試用每態(tài)一個觸發(fā)器的方法實現(xiàn)下列ASM圖描述的控圖描述的控制器，分

56、別用兩個制器，分別用兩個DFF的輸出表示的輸出表示ASM圖中兩個狀態(tài)，觸圖中兩個狀態(tài)，觸發(fā)器輸出用發(fā)器輸出用T1、T2表示，請寫出兩個觸發(fā)器的激勵方程，表示，請寫出兩個觸發(fā)器的激勵方程，以及控制器的輸出函數(shù)邏輯表達式。以及控制器的輸出函數(shù)邏輯表達式。T1S1+T2S3T1S1S2+T1S1S2+T2S3=T1S1+T2S3T1S2S1T2T2S3114詳細課資1111、圖、圖6 6為某數(shù)字系統(tǒng)的為某數(shù)字系統(tǒng)的ASMASM圖，其中圖，其中STARTSTART和和A100A100分別為處分別為處理器發(fā)出的狀態(tài)信號理器發(fā)出的狀態(tài)信號S S1 1和和S S2 2。試畫出該系統(tǒng)控制器的狀態(tài)轉(zhuǎn)。試畫出該系

57、統(tǒng)控制器的狀態(tài)轉(zhuǎn)移圖，狀態(tài)轉(zhuǎn)移圖中箭頭上的標(biāo)注為移圖，狀態(tài)轉(zhuǎn)移圖中箭頭上的標(biāo)注為S S1 1S S2 2/CLR SHIFT OUT/CLR SHIFT OUT。圖圖6狀態(tài)轉(zhuǎn)移圖狀態(tài)轉(zhuǎn)移圖S1CLRSHIFTS2OUT115詳細課資12、對于圖、對于圖6 6的的ASMASM圖，若用每態(tài)一個觸發(fā)器（圖，若用每態(tài)一個觸發(fā)器（DFFDFF）的方法）的方法實現(xiàn)該系統(tǒng)的控制器，試寫出控制器輸出控制信號的邏輯表實現(xiàn)該系統(tǒng)的控制器，試寫出控制器輸出控制信號的邏輯表達式，和控制器中達式，和控制器中D D觸發(fā)器激勵函數(shù)的邏輯表達式，若觸發(fā)器激勵函數(shù)的邏輯表達式，若X X為為8 8位并行數(shù)據(jù)輸入端，輸出位并行數(shù)據(jù)

58、輸入端，輸出Z Z取自寄存器取自寄存器Y Y，試描述該系統(tǒng)實現(xiàn)，試描述該系統(tǒng)實現(xiàn)的功能。的功能。CLR=_ DCLR=_ D0 0=_=_SHIFT=_ DSHIFT=_ D1 1=_=_OUT=_ DOUT=_ D2 2=_=_功能：功能：_T0S1T1T2S2T0S1+T2S2T2S2+T0S1T1實現(xiàn)函數(shù)實現(xiàn)函數(shù) 2Y?X100 (0X100)116詳細課資13.13.請將圖請將圖7 7所示兩狀態(tài)時序機的狀態(tài)圖轉(zhuǎn)化所示兩狀態(tài)時序機的狀態(tài)圖轉(zhuǎn)化成成ASMASM流程圖。流程圖。117詳細課資19.19.請將圖請將圖8 8所示三狀態(tài)時序機的狀態(tài)圖轉(zhuǎn)化所示三狀態(tài)時序機的狀態(tài)圖轉(zhuǎn)化成成ASMASM流程圖。流程圖。118詳細課資.如下圖所示，某系統(tǒng)的如下圖所示，某系統(tǒng)的ASM圖，試根據(jù)圖中狀態(tài)編圖，試根據(jù)圖中狀態(tài)編碼方式，寫出控制器輸出的控制信號的邏輯表達式，碼方式，寫出控制器輸出的控制信號的邏輯表達式，和控制器中和控制器中D觸發(fā)器激勵函數(shù)的邏輯表達式。觸發(fā)器激勵函數(shù)的邏輯表達式。119詳細課資