和非門參數(shù)測試和組合邏輯電路設計ppt課件

《和非門參數(shù)測試和組合邏輯電路設計ppt課件》由會員分享，可在線閱讀，更多相關《和非門參數(shù)測試和組合邏輯電路設計ppt課件（30頁珍藏版）》請在裝配圖網(wǎng)上搜索。

課程簡介,,一、課程性質：設計性實驗課 驗證型 設計型 綜合型 教材：電子技術基礎實驗（第三版）陳大欽主編；高等教育出版社；2008.6 二、開課方式：開放式教學 教學內容開放、 元器件開放、實驗室和儀器開放 ? 學生需自備面包板（三條）及工具：剪刀（剝線鉗）、鑷子、一字螺絲刀。,,,課程簡介,,理論與實踐相結合（配合模電、數(shù)電課程） 以學生獨立操作為主，教師進行必要的講解、輔導； 以培養(yǎng)工程實踐能力為主，重視基本實驗技能和綜合應用能力的培養(yǎng)。,三、課程特點：,課程簡介,,四、課程目標：,能正確使用常用儀器 掌握電子電路的基本測試技術 能正確處理實驗數(shù)據(jù)、進行誤差分析、寫出實驗報告 具有獨立分析、尋找和排除實驗故障的能力!!,課程簡介,,五、教學時數(shù)：32+32（課內：課外=1:1） 學生需要另外預約實驗時間：7個單元?？傻顷戨娦畔甸_放實驗管理系統(tǒng)進行預約。 實驗預約系統(tǒng)地址： 學生預約實驗須知：,課程簡介,,? 開放預約實驗負責人：徐永健老師。他的聯(lián)系方式：xuyj@;13971270249 元件領用地點：南一樓中221室。 聯(lián)系電話：87543330-6。 六、成績評定 平時成績：占30% 電路設計、安裝、測試成績（以驗收記錄為準）,課程簡介,,實驗報告成績（規(guī)范化、內容、實驗結果、分析結論等） 出勤率（1/3實驗未做的，不準考試） 實驗操作考試：占20% （開卷） 現(xiàn)場電路安裝、測試、實驗報告。 期末筆試：占30%（閉卷） 實驗原理、儀器使用、測試方法、小型電路設計等。 綜合性實驗項目：占20%,課程簡介,,七、實驗內容安排 與非門參數(shù)測試與組合邏輯電路設計（第11周） 集成觸發(fā)器（第12周） ISP器件的設計與應用（第14、15周） 計數(shù)、譯碼、顯示與簡易數(shù)字鐘（第16、17周） 賽課結合班內初賽測試與展示環(huán)節(jié)（第14~18周） 操作考試、筆試(閉卷)（第19周）,與非門參數(shù)測試與組合邏輯電路設計,一、邏輯門電路的主要參數(shù)及使用規(guī)則,,,二、實驗目的,三、實驗內容,四、實驗的具體要求,五、實驗注意事項,六、實驗報告要求,一、邏輯門電路的主要參數(shù)及使用規(guī)則,TTL與非門電路的主要參數(shù) TTL器件的使用規(guī)則 CMOS與非門電路的主要參數(shù) CMOS器件的使用規(guī)則,,TTL與非門電路的主要參數(shù),靜態(tài)功耗PD: PD ? 50 mW,輸出高電平VOH : VOH ? 3.5 V，為邏輯1,輸出低電平VOL : VOL ? 0.4 V，為邏輯0,扇出系數(shù)NO : NO ＞8,NO = IOL/IIS,,平均傳輸延遲時間tpd :,直流噪聲容限VNH和VNL :,tpd= (tPLH+tPHL)/2,tpd的數(shù)值很小，一般為幾納秒至幾十納秒。,指輸入端所允許的輸入電壓變化的極限范圍。,VNH= VSH –VON,VNL= VOFF–VSL,TTL與非門電路的主要參數(shù),,TTL器件的使用規(guī)則,電源電壓+VCC: 只允許在+5V±10%范圍內，超過該范圍可能會損壞器件或使邏輯功能混亂。,電源濾波 TTL器件的高速切換，會產(chǎn)生電流跳變，其幅度約4mA～5mA。該電流在公共走線上的壓降會引起噪聲干擾，因此，要盡量縮短地線以減小干擾?？稍陔娫炊瞬⒔?個100?F的電容作為低頻濾波及1個0.01?F～0.1?F的電容作為高頻濾波。,,輸出端的連接 不允許輸出端直接接+5V或接地。除OC門和三態(tài)(TS)門外，其它門電路的輸出端不允許并聯(lián)使用，否則，會引起邏輯混亂或損壞器件。,輸入端的連接 輸入端串入1只1k?～10k?電阻與電源連接或直接接電源電壓+VCC來獲得高電平輸入。直接接地為低電平輸入。,或門、或非門等TTL電路的多余的輸入端不能懸空，只能接地；,與門、與非門等TTL電路的多余輸入端可以懸空(相當于接高電平)，但易受到外界干擾，可將它們接+VCC或與其它輸入端并聯(lián)使用，輸入端并聯(lián)時，從信號獲取的電流將增加。,TTL器件的使用規(guī)則,,電源電壓+VDD: +VDD一般在+5V～+15V范圍內均可正常工作，并允許波動±10%。,靜態(tài)功耗PD : 約在微瓦量級。,輸出高電平VOH : VOH≥VDD– 0.5V為邏輯1。,輸出低電平VOL:VOL≤VSS+0.5V為邏輯0(VSS=0V)。,CMOS與非門電路的主要參數(shù),,CMOS器件的使用規(guī)則,電源電壓+VDD:電源電壓不能接反，規(guī)定+VDD接電源正極，VSS接電源負極(通常接地)。,輸出端的連接：輸出端不允許直接接+VDD或地，除三態(tài)門外，不允許兩個器件的輸出端連接使用。,輸入端的連接：輸入信號Vi應為VSS≤Vi≤VDD，超出該范圍會損壞器件內部的保護二極管或絕緣柵極，可在輸入端串接一只限流電阻(10～100 ) k ?；,多余的輸入端不能懸空，應按邏輯要求直接接+VDD或VSS(地)。,,二、實驗目的,學會使用TTL邏輯電路芯片； 掌握組合邏輯電路的功能測試方法； 學會簡單組合電路的設計方法。,,三、實驗內容,測量TTL與非門輸出高、低電平;（圖5.16.1、圖5.16.2） 測量門傳輸延遲時間；（圖5.16.5 ） 測量TTL與非門電壓傳輸特性; （圖5.16.7 ） 4. 設計并組裝一個“大小比較器”，測試其邏輯功能（靜態(tài)、動態(tài)） 。,,1. 測量TTL與非門輸出高、低電平,四、實驗的具體要求,分別測量圖a、b、c、d、e五種情況下Y的電壓值，其結果說明了什么？,,測試電路---圖5.16.5 測試方法---光標測量法,四、實驗的具體要求,,2. 測量門傳輸延遲時間,示波器光標測量法,,示波器光標測量法,,,,示波器光標測量法,,,示波器光標測量法,,3. 測量TTL與非門電壓傳輸特性（圖5.16.7 ）,在示波器上用X-Y顯示方式觀察曲線，并用坐標紙描繪出特性曲線，在曲線上標出VOH、VOL、VON、VOFF，計算VNH、VNL 。,順時針調節(jié)信號發(fā)生器面板上的OFFSET旋鈕，使之輸出正三角波。,四、實驗的具體要求,,測試要點：,首先：觀察CH1、CH2波形 （耦合方式為直流）；,然后：按“display”，菜單中選“格式”：“YT”?“XY” ；,確定坐標原點；,在特性曲線上標出所有參數(shù) 。,測量TTL與非門電壓傳輸特性,,4. 設計并組裝一個能判斷一位二進制數(shù)A與B大小的“大小比較器”，測試其功能,實驗報告中，要有設計過程; 畫出邏輯電路圖（應標上管腳號）; 靜態(tài)測試：結果記入表5.16.1; 動態(tài)測試：A為1kHz 正方波,B=1,記錄輸出波形。 問題：只有2片74LS00，能否實現(xiàn)？,四、實驗的具體要求,,五、實驗注意事項,1．電源（＋5V） 核對無誤，再接入！ 2．輸出端不能短路、線與； 3．多余輸入端處理方法： TTL與非門、與門：并聯(lián)、接+5V 、懸空 TTL或非門、或門：并聯(lián)、接地、懸空 CMOS電路的任何輸入端均不能懸空?。?！,,芯片管腳圖,,,,,,1.記錄實驗所測得TTL與非門的主要參數(shù)； 2.繪制TTL與非門的傳輸特性曲線，標出有關參數(shù)，算出噪聲容限； 3.寫出比較器的設計過程，畫出邏輯電路圖，記錄測試結果； 4. 記錄實驗過程中出現(xiàn)的故障或不正常現(xiàn)象，分析原因，說明解決的辦法和過程； 5.思考題： P135-136--- 1~2 如何將與非門作為非門使用？ TTL或非門（或門）不用的輸入端應如何處理？,六、實驗報告要求,,下次實驗,集成觸發(fā)器及其應用電路設計（實驗十九）,,驗證JK觸發(fā)器的邏輯功能 設計并完成框圖如P149圖5．19．6 所示的同步模4可逆計數(shù)器,