《數(shù)電期末復(fù)習(xí)》PPT課件.ppt

2009數(shù)電期末復(fù)習(xí),8.1.3由集成單穩(wěn)態(tài)觸發(fā)器74121組成的延時(shí)電路及輸入波形如圖題所示。(1)計(jì)算輸出脈寬的變化范圍；(2)解釋為什么使用電位器時(shí)要串接一個(gè)電阻。,圖為一通過可變電阻RW實(shí)現(xiàn)占空比調(diào)節(jié)的多諧振蕩器，圖中RW=RW1+RW2，試分析電路的工作原理，求振蕩頻率f和占空比q的表達(dá)式。,Page 圖為一心律失常報(bào)警電路，圖中vI是經(jīng)過放大后的心電信號，其幅值vIm=4V。 （1）對應(yīng)vI分別畫出圖中vo1、vo2、vo三點(diǎn)的電壓波形； （2）說明電路的組成及工作原理,電路的組成及工作原理： 第一級555定時(shí)器構(gòu)成施密特觸發(fā)器，將心律信號整形為脈沖信號；第二級555定時(shí)器構(gòu)成可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器，也稱為失落脈沖撿出電路。當(dāng)心律正常時(shí)，Vo1的頻率較高，周期較短，使得VC不能充電至2/3Vcc，所以Vo2始終為高電平，Vo始終為低電平，發(fā)光二極管D1亮，D2不亮，表示心律正常；當(dāng)心律異常時(shí)，脈沖間隔拉大，Vo1的的周期加長，可使VC充電至2/3Vcc ， Vo2變?yōu)榈碗娖?，Vo變?yōu)楦唠娖?，發(fā)光二極管D2亮，D1不亮，表示心律失常。,某存儲器具有6條地址線和8條雙向數(shù)據(jù)線，存儲容量有多少位？ 指出64K 1存儲系統(tǒng)至少需要幾條地址線和數(shù)據(jù)線 設(shè)存儲器的起始地址全為0，試指出2K1存儲系統(tǒng)的最高地址為多少？,用164位EPROM實(shí)現(xiàn)下列各邏輯函數(shù)，畫出存儲矩陣的連線圖。,164位EPROM有四個(gè)地址輸入端和四個(gè)數(shù)據(jù)輸出端，可以實(shí)現(xiàn)四輸入變量、四輸出變量的邏輯函數(shù)。 1.將邏輯函數(shù)展開為ABCD四變量邏輯函數(shù)的最小項(xiàng)表達(dá)式：,畫出存儲矩陣的連線圖：ABCD四輸入變量由EPROM的地址端輸入，Y1Y2 Y3Y4四輸出變量由EPROM的數(shù)據(jù)輸出端引出。EPROM的與門陣列是固定的，或門陣列是可編程的，根據(jù)以上各式對或門陣列編程：表達(dá)式中包含的最小項(xiàng)，在或門陣列相應(yīng)的位置上畫點(diǎn)，否則不畫。,MCM6264是MOTOROLA公司生產(chǎn)的8k8位SRAM，該芯片采用28腳塑料雙列直插式封裝，單電源5V供電。圖題7.5給出了該芯片的管腳排列圖和邏輯功能表，圖中A0A12為地址輸入，DQ0DQ7為數(shù)據(jù)輸入/輸出，W為寫允許，E1、E2為片選，NC為空引腳。 試用MCM6264 SRAM芯片設(shè)計(jì)一個(gè)16k16位的存儲器系統(tǒng)，畫出其邏輯圖。,解：一片MCM6264的存儲容量是8k8位，要求擴(kuò)展為16k16位的存儲器系統(tǒng)?？梢?，位數(shù)需擴(kuò)大兩倍，字?jǐn)?shù)也需擴(kuò)大兩倍。 首先，將兩片6264相并（A0A12、W、G、E1、E2分別相并），每片6264有8個(gè)數(shù)據(jù)輸入/輸出端DQ0DQ7，兩片合并則有16個(gè)端：DQ0DQ15。這樣，由兩片6264擴(kuò)展得到8k16位的存儲器。 若要使字?jǐn)?shù)擴(kuò)大兩倍，可以對兩組8k16位存儲器的E1、E2加適當(dāng)?shù)目刂?，并將其它端分別相并，即可擴(kuò)展為16k16位的存儲器系統(tǒng)。其中，DQ0DQ15是它的16條數(shù)據(jù)輸入/輸出線，A0A13為14條地址輸入線，W為寫允許，G為讀允許。擴(kuò)展的存儲器系統(tǒng)如圖所示。,電路如圖所示，已知CP和A、B的波形，試畫出Q1和Q2的波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。,電路如圖所示，已知CP和A、B的波形，試畫出Q1和Q2的波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。,試分析圖所示時(shí)序邏輯電路，列出狀態(tài)表，畫出狀態(tài)圖和波形圖。,解：圖所示電路屬于同步時(shí)序邏輯電路，其中Q1 Q0是觸發(fā)器的輸出狀態(tài)，X、Y分別是電路的輸入和輸出信號。分析過程如下： 1.寫出各邏輯方程： 驅(qū)動(dòng)方程：J0=K0=1 J1=K1= 將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程， 得： 次態(tài)方程： 輸出方程： 2.列出狀態(tài)表如表所示。 3.畫出狀態(tài)圖及波形圖如圖所示。 4.邏輯功能分析 由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出關(guān)系：該電路一共有4個(gè)狀態(tài)00、01、10、11。當(dāng)X=0時(shí)，按照加1規(guī)律從0001101100循環(huán)變化，并每當(dāng)轉(zhuǎn)換為11狀態(tài)（最大數(shù)）時(shí)，輸出Z=1。當(dāng)X=1時(shí)，按照減1規(guī)律從1110010011循環(huán)變化。所以該電路是一個(gè)可控的進(jìn)制計(jì)數(shù)器，其中 Z是進(jìn)位信號輸出端。,4.邏輯功能分析 由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出關(guān)系：該電路一共有4個(gè)狀態(tài)00、01、10、11。當(dāng)X=0時(shí)，按照加1規(guī)律從0001101100循環(huán)變化，并每當(dāng)轉(zhuǎn)換為11狀態(tài)（最大數(shù)）時(shí)，輸出Z=1。當(dāng)X=1時(shí)，按照減1規(guī)律從1110010011循環(huán)變化。所以該電路是一個(gè)可控的進(jìn)制計(jì)數(shù)器，其中 Z是進(jìn)位信號輸出端。,分析如圖電路，寫出它的激勵(lì)方程組、狀態(tài)方程組、輸出方程，畫出狀態(tài)表和狀態(tài)圖。,試分析圖所示的計(jì)數(shù)器電路。寫出它的驅(qū)動(dòng)方程、狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換真值表和狀態(tài)圖，畫出時(shí)序波形圖，說明是幾進(jìn)制計(jì)數(shù)器。,1.寫出各邏輯方程： 驅(qū)動(dòng)方程： 狀態(tài)方程： 2.列出狀態(tài)表 3.畫出狀態(tài)圖及波形圖 4.由以上分析可見，此電路在5個(gè)狀態(tài)之間循環(huán)，是同步五進(jìn)制計(jì)數(shù)器。,用4個(gè)負(fù)邊沿觸發(fā)的JK觸發(fā)器組成的4位異步二進(jìn)制減法計(jì)數(shù)器,用4個(gè)正邊沿觸發(fā)的JK觸發(fā)器組成的4位異步二進(jìn)制減法計(jì)數(shù)器,用4個(gè)負(fù)邊沿觸發(fā)的D觸發(fā)器組成的4位異步二進(jìn)制減法計(jì)數(shù)器,用4個(gè)正邊沿觸發(fā)的D觸發(fā)器組成的4位異步二進(jìn)制減法計(jì)數(shù)器,都接成T觸發(fā)器,是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器的時(shí)鐘脈沖輸入端相連， 即從Q端取借位信號,加法類似,試用負(fù)邊沿JK觸發(fā)器組成4位二進(jìn)制異步減法計(jì)數(shù)器，畫出邏輯圖。,試用負(fù)邊沿D觸發(fā)器組成4位二進(jìn)制異步加計(jì)數(shù)器，畫出邏輯圖。,試用正跳變沿觸發(fā)的D觸發(fā)器設(shè)計(jì)一個(gè)同步五進(jìn)制加計(jì)數(shù)器, 列出狀態(tài)表，求出驅(qū)動(dòng)方程和輸出方程，畫出邏輯圖， 檢查能否自啟動(dòng)及畫出完整的狀態(tài)轉(zhuǎn)換圖。,試用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)同步七進(jìn)制加法計(jì)數(shù)器，并檢查能否自啟動(dòng)。,試用JK觸發(fā)器設(shè)計(jì)一個(gè)脈沖序列為11010的時(shí)序邏輯電路,試分析圖所示的電路，畫出它的狀態(tài)圖，說明它是幾進(jìn)制計(jì)數(shù)器。 解：74161是異步清零、同步置數(shù)，模16計(jì)數(shù)器。其中RD是異步清零端，LD是同步預(yù)置數(shù)控制端，兩者均是低電平有效，D3、D2、D1、D0是預(yù)置數(shù)據(jù)輸入端，EP和ET是計(jì)數(shù)使能端，計(jì)數(shù)時(shí)EP、ET均應(yīng)置于高電平，RCO是進(jìn)位輸出端，CP是計(jì)數(shù)脈沖輸入端。,分析下圖的功能：,試用計(jì)數(shù)器74161和數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)01100011序列發(fā)生器。,EP=ET=1，保證正常計(jì)數(shù)，RD=1說明清零無效，D3D2D1D0=Q3Q211，Q1控制LD。此電路工作過程如下： 設(shè)0000為初始狀態(tài)，則D3D2D1D0=0011，LD0，這意味著在第一個(gè)脈沖作用下，要置數(shù)，使Q3Q2Q1Q0=0011；當(dāng)Q3Q2Q1Q0=0011時(shí)，則LD1，這意味著在第二個(gè)脈沖作用下，要計(jì)數(shù)，而置數(shù)無效，使Q3Q2Q1Q0=0100；就這樣逐次分析各個(gè)狀態(tài)，并畫出對應(yīng)的狀態(tài)圖所示?？梢娝前诉M(jìn)制計(jì)數(shù)器。,試分別用以下方法設(shè)計(jì)一個(gè)七進(jìn)制計(jì)數(shù)器： （1）利用74290的異步清零功能；（2）利用74163的同步清零功能；（3）利用74161的同步置數(shù)功能。 解：（1）74290是二五十進(jìn)制異步加法計(jì)數(shù)器，具有異步清零功能?？梢岳卯惒角辶惴?gòu)成七進(jìn)制計(jì)數(shù)器： 由于七進(jìn)制計(jì)數(shù)器的狀態(tài)數(shù)已超過5而小于10，所以可用一片74290構(gòu)成該計(jì)數(shù)器，并且應(yīng)將Q0與CP2相連，使其構(gòu)成8421BCD碼十進(jìn)制計(jì)數(shù)器。它將在00001001十個(gè)狀態(tài)之間循環(huán)，而七進(jìn)制計(jì)數(shù)器只要其中00000110七個(gè)狀態(tài)，所以，可以利用輸出狀態(tài)0111(此狀態(tài)一閃即逝，不作為有效狀態(tài))來反饋清零。 （2）74163是16進(jìn)制同步加法計(jì)數(shù)器，它的清零端RD為同步清零方式。所以要利用同步清零法來完成七進(jìn)制計(jì)數(shù)器： 由于七進(jìn)制計(jì)數(shù)器的模數(shù)小于16，所以用一片74163即可。但要構(gòu)成七進(jìn)制計(jì)數(shù)器，應(yīng)利用輸出狀態(tài)0110反饋清零。電路的輸出也將在00000110之間循環(huán)，當(dāng)出現(xiàn)0110時(shí)，與非門輸出低電平，使RD為0，在下一個(gè)CP脈沖的作用下，才可清零，所以0110是有效狀態(tài)。 (3) 74163具有同步置數(shù)功能。若利用置數(shù)端反饋清零，應(yīng)使D3D2D1D0=0000，并將反饋清零信號引至同步預(yù)置數(shù)控制端LD。由于是同步置數(shù)方式，所以，應(yīng)利用輸出狀態(tài)0110反饋清零，才可完成七進(jìn)制計(jì)數(shù)功能。,試分析圖所示的電路，說明它是幾進(jìn)制計(jì)數(shù)器。 用異步清零法將集成計(jì)數(shù)器7416l連接成下列計(jì)數(shù)器： （1）九進(jìn)制計(jì)數(shù)器；（2）二十進(jìn)制計(jì)數(shù)器。,1、,（公式法）化簡 3、L（A,B,C,D）=m（4,5,6,9,12,13,14,15）（用卡諾圖法化簡） 4、L（A,B,C,D）=m（1,4,6,9,13）+d（0,3,5,7,11,15）（用卡諾圖法化簡）,某雷達(dá)站有3部雷達(dá)A、B、C，其中A和B功率消耗相等，C的功率是A的功率的兩倍。這些雷達(dá)由兩臺發(fā)電機(jī)X和Y供電，發(fā)電機(jī)X的最大輸出功率等于雷達(dá)A的功率消耗，發(fā)電機(jī)Y的最大輸出功率是X的3倍。要求利用74138及門電路設(shè)計(jì)一個(gè)邏輯電路， 能夠根據(jù)各雷達(dá)的啟動(dòng)和關(guān)閉信號，以最節(jié)約電能的方式啟、停發(fā)電機(jī)。,一、將下列邏輯函數(shù)化簡成最簡的與或表達(dá)式 （6）,二、要求利用74138及門電路設(shè)計(jì)一個(gè)邏輯電路,三、已知波形，試畫出Q1和Q2的波形,四、分析如圖電路，寫出它的激勵(lì)方程組、狀態(tài)方程組、 輸出方程，畫出狀態(tài)表和狀態(tài)圖。,五、用負(fù)（正）邊沿觸發(fā)的JK（D）觸發(fā)器組成的4位異步二進(jìn)制加（減）法計(jì)數(shù)器。,六、設(shè)計(jì)一個(gè)同步N進(jìn)制加計(jì)數(shù)器,列出狀態(tài)表， 求出驅(qū)動(dòng)方程和輸出方程，畫出邏輯圖，檢查能否自啟動(dòng)及畫出完整的狀態(tài)轉(zhuǎn)換圖。,七、74194分析該電路的邏輯功能。,八、（1）如下圖(a)所示，74161為同步置數(shù)，電路構(gòu)成_進(jìn)制計(jì)數(shù)電路。 （2）如下圖(b)所示，74163為同步清零，電路構(gòu)成_進(jìn)制計(jì)數(shù)電路。 （3）用異步清零法將集成計(jì)數(shù)器7416l連接成N進(jìn)制計(jì)數(shù)器 （4）并用74161及門電路構(gòu)成序列信號發(fā)生器。(12),九、某存儲器具有M條地址線和N條雙向數(shù)據(jù)線，則存儲容量為_位。 若存儲系統(tǒng)具有？個(gè)存儲單元， 至少需要_條地址線和_條數(shù)據(jù)線，其最高地址為_。 試用容量為8K8位的SRAM芯片(如MCM6264)， 設(shè)計(jì)一個(gè)16K16位的存儲器系統(tǒng)，畫出邏輯圖。,十、集成施密特電路和集成單穩(wěn)態(tài)觸發(fā)器74121構(gòu)成的電路,十一、簡述555電路組成及工作原理。計(jì)算,1、填空題（20） 2、化簡（6） 3、邏輯電路的設(shè)計(jì)（138、151，8） 4、時(shí)序電路畫輸出波形（6） 5、時(shí)序電路分析（12） 6、時(shí)序電路（計(jì)數(shù)）設(shè)計(jì)（14） 7、161應(yīng)用（M進(jìn)制，時(shí)序發(fā)生，10） 8、集成施密特電路、集成單穩(wěn)態(tài)觸發(fā)器 （12） 9、定時(shí)器555分析、計(jì)算（12）,