廣西師范大學(xué)計(jì)算機(jī)組成原理期末試題

《廣西師范大學(xué)計(jì)算機(jī)組成原理期末試題》由會(huì)員分享，可在線閱讀，更多相關(guān)《廣西師范大學(xué)計(jì)算機(jī)組成原理期末試題（10頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、廣西師范大學(xué)組成原理期末試題 一、選擇題 1.在機(jī)器數(shù)（ B C ）中，零的表示形式是唯一的。 A 原碼 B 補(bǔ)碼 C 移碼 D 反碼 2.主存貯器和CPU之間增加cache的目的是（A ）。 A 解決CPU和主存之間的速度匹配問題 B擴(kuò)大主存貯器容量 C擴(kuò)大CPU中通用寄存器的數(shù)量 D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量（虛擬存儲(chǔ)器的作用） 3.算術(shù) / 邏輯運(yùn)算單元74181ALU可完成( C )。 A 16種算術(shù)運(yùn)算功能 B 16種邏輯運(yùn)算功能 C 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能 D 4位乘法運(yùn)算和除法運(yùn)算功能 4.

2、存儲(chǔ)單元是指（ ）。（一個(gè)二進(jìn)制的代碼位為最小的存儲(chǔ)單位，即存儲(chǔ)位元。若干個(gè)存儲(chǔ)位元組成一個(gè)存儲(chǔ)單元） A 存放一個(gè)二進(jìn)制信息位的存貯元 B 存放一個(gè)機(jī)器字的所有存貯元集合 C 存放一個(gè)字節(jié)的所有存貯元集合 D 存放兩個(gè)字節(jié)的所有存貯元集合； 5. CPU中跟蹤指令后繼地址的寄存器是（BC ）。 A 地址寄存器（AR作用：保存CPU訪數(shù)據(jù)cache存儲(chǔ)器單元中的地址） B 指令計(jì)數(shù)器 C 程序計(jì)數(shù)器（PC作用：確定下一指令的地址又稱指令計(jì)數(shù)器） D 指令寄存器（IR作用：保存當(dāng)前正在執(zhí)行的一條指令） 6.EEPROM是指（D ）。（EPROM為光擦除可

3、編程只讀存儲(chǔ)器出廠時(shí)都是全1狀態(tài)，PROM為一次性編程） A讀寫存儲(chǔ)器 B只讀存儲(chǔ)器 C閃速存儲(chǔ)器（flash存儲(chǔ)器） D 電擦除可編程只讀存儲(chǔ)器 7.常用的虛擬存儲(chǔ)系統(tǒng)由（B ）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。 A cache-主存B主存-輔存C cache-輔存D 通用寄存器-cache 8.變址尋址方式中，操作數(shù)的有效地址等于( A )。 A 基值寄存器內(nèi)容加上形式地址（位移量） B 堆棧指示器內(nèi)容加上形式地址（位移量） C 變址寄存器內(nèi)容加上形式地址（位移量） D 程序記數(shù)器內(nèi)容加上形式地址（位移量） 9.當(dāng)前

4、的CPU由（B ）組成。 A 控制器 B 控制器、運(yùn)算器、cache C 運(yùn)算器、主存 D 控制器、ALU、主存 10.以下敘述中正確描述的句子是：( AD )。 A 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作 B 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作 C 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作 D 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作 11.寄存器間接尋址方式中，操作數(shù)在（B ）。（寄存器裝的是操作數(shù)在主存中的地址） A通用寄存器 B主存單元 C程序計(jì)數(shù)器 D堆棧 12. 機(jī)

5、器指令與微指令之間的關(guān)系是（A ）。 A 用若干條微指令實(shí)現(xiàn)一條機(jī)器指令 B 用若干條機(jī)器指令實(shí)現(xiàn)一條微指令 C 用一條微指令實(shí)現(xiàn)一條機(jī)器指令 D 用一條機(jī)器指令實(shí)現(xiàn)一條微指令 13.微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B ）。 A 每一條機(jī)器指令由一條微指令來執(zhí)行 B 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行 C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D 一條微指令由若干條機(jī)器指令組成 14.虛擬存儲(chǔ)器中段頁式存儲(chǔ)管理方案的特性為（ ）。 A空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，不能動(dòng)態(tài)連接 B空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)不易，不

6、能動(dòng)態(tài)連接 C空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接 D 空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接 17. 虛擬存儲(chǔ)技術(shù)主要解決存儲(chǔ)器的（D ）問題。 A速度 B擴(kuò)大存儲(chǔ)容量C成本 D前三者兼顧 18. 運(yùn)算器的核心功能部件是（B ）。 A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器 二、填空題 1.浮點(diǎn)數(shù)的規(guī)格化目的是為了提高數(shù)據(jù)的表示精度，使同一個(gè)浮點(diǎn)數(shù)的表示是唯一的。 2. 外設(shè)與計(jì)算機(jī)系統(tǒng)總線相連接需要適配器，它保證了外設(shè)能用計(jì)算機(jī)系統(tǒng)特征所需要的形式發(fā)送或接收信息，它使得 主機(jī) 與 外圍設(shè)備 并行協(xié)調(diào)工作。

7、 3. 虛擬存儲(chǔ)器分為頁式、 段式 式、 段頁式 式三種。 4. 浮點(diǎn)加、減法運(yùn)算的步驟是 求階差并對(duì)階 、 尾數(shù)運(yùn)算 、 規(guī)格化處理 、 舍入處理 、 判溢出 。 5. 一個(gè)組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共 位，其中主存字塊標(biāo)記應(yīng)為 位，組地址應(yīng)為 位，Cache地址共 位。 6. 在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為 總線系統(tǒng) 。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括 數(shù)據(jù)

8、、 地址 、 控制信號(hào) 。 7. 在虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)方法實(shí)現(xiàn) 存儲(chǔ)區(qū)域 保護(hù)。 8. 一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有 數(shù)據(jù)處理 、 數(shù)據(jù)存儲(chǔ) 、 數(shù)據(jù)傳送 、 程序控制 四大類指令。 9. CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是 IR指令寄存器 ，指示下一條指令地址的寄存器是 程序計(jì)數(shù)器/指令計(jì)數(shù)器 ，保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是 數(shù)據(jù)緩沖寄存器DR 和 數(shù)據(jù)地址寄存器 。 10. 指令周期是指 取出一條指令，并且執(zhí)行這條指令的時(shí)間 。

9、 11. CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為 指令周期 ，它常用若干個(gè)_CPU周期_來表示。 12. 形成指令地址的方法稱為指令尋址，通常是__順序____尋址，遇到轉(zhuǎn)移指令時(shí)__跳躍____尋址。 13. 一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有__純小數(shù)和 純整數(shù) 兩種表示方法。 14. 總線帶寬：指總線本身所能達(dá)到的最高傳輸速率。 15.時(shí)鐘周期是處理操作的最基本單位。 16.DMA方式：一種在數(shù)據(jù)交換過程中完全由硬件（DMA控制器）實(shí)現(xiàn)外設(shè)與內(nèi)存直接交換數(shù)據(jù)的工作方式。 17. X=+122，[X]原= 0

10、1111010 、[X]反= 01111010 、[X]補(bǔ)= 01111010 、[X]移 1，1111010 ；Y=-127，[Y]原= 11111111 、[ Y ]反= 10000000 、[ Y ]補(bǔ)= 10000001 、[ Y ]移 0，0000001 ； [X - Y]補(bǔ)= 11111001 ；[ X + Y]補(bǔ)= 11111011 。 18.浮點(diǎn)數(shù)的溢出是由于_ 階碼___的溢出造成的。 19.某機(jī)器基址寄存器為32位，基址尋址的偏移量為16位，則基址尋址的最大尋址空間為 232 單元 20.所謂系列計(jì)算機(jī)，是指

11、基本指令系統(tǒng) 相同、基本體系結(jié)構(gòu)相同的系列計(jì)算機(jī)。 21.總線的信息傳送方式有：并行傳送，串行傳送，分時(shí)傳送 。 22．通道使用___通道指令_______控制設(shè)備控制器進(jìn)行數(shù)據(jù)庫傳送操作。 23.設(shè)微指令采用多路轉(zhuǎn)移方式形成微地址。若在做P1判別測(cè)試時(shí)要求用指令操作碼的IRi修改微地址寄存器的uAd，做P2判別時(shí)用IRi修改uAd，微地址修改均在T4節(jié)拍脈沖期間進(jìn)行，則uAd=______________________________________。 24.有一個(gè)字長(zhǎng)為32的浮點(diǎn)數(shù)，符號(hào)位1位，階碼11位，用移碼表示，尾數(shù)為20位，用補(bǔ)碼表示，基數(shù)為2，則最小數(shù)的二進(jìn)制數(shù)表示形成

12、為：______________________________。 25.設(shè)一個(gè)全加器的兩個(gè)數(shù)據(jù)輸入為Ai和Bi,一個(gè)進(jìn)位輸入為Ci，則產(chǎn)生的進(jìn)位輸出為Ci+1=_______________________________________________________。 26.某機(jī)字長(zhǎng)為32位，采用DRAM存儲(chǔ)器，CPU能按8位，16位或32位訪存，設(shè)DRAM芯片 經(jīng)字、位擴(kuò)展后形成4組，則相應(yīng)的DRAM控制器應(yīng)能產(chǎn)生________個(gè)______信號(hào)。 27.根據(jù)外設(shè)供求的方式不同，只與系統(tǒng)總線的接口分為：串行接口和并行接口 兩大類。 三、簡(jiǎn)答題： 1、精簡(jiǎn)指令系統(tǒng)的

13、最大特點(diǎn)是什么？ （1）選取使用頻率最高的一些指令，指令條數(shù)少；（2）指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少；（3）只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。（4）采用硬布線控制器（5）設(shè)置大量通用寄存器（6）采用流水線技術(shù) 2、動(dòng)態(tài)存儲(chǔ)器為什么需要定時(shí)刷新？CPU能否在刷新期間訪問存儲(chǔ)器？如何進(jìn)行控制？ DRAM存儲(chǔ)位元是基于電容器上的電荷量存儲(chǔ)，這個(gè)電荷隨著時(shí)間和溫度而減少，因此需要定期的刷新，以保持他們?cè)瓉碛洃浀恼_信息。 對(duì)于集中式刷新，CPU不能在刷新期間訪問存儲(chǔ)器，對(duì)于分散式刷新，可以對(duì)存儲(chǔ)器中沒有正在刷新的行進(jìn)行訪問。 集中式刷新：有固定的刷

14、新周期，當(dāng)刷新時(shí)間到來時(shí)，數(shù)據(jù)線輸出被封鎖，刷新結(jié)束后再開始正常的讀、寫操作。 分散式刷新：有固定的刷新周期，但是每次刷新單位為行，沒有被刷新到的行可以讓CPU訪問，刷新控制使用DRAM內(nèi)部的刷新計(jì)數(shù)器，當(dāng)計(jì)數(shù)器加1則產(chǎn)生下一個(gè)需要刷新的地址。 3. 計(jì)算機(jī)系統(tǒng)中使用cache存儲(chǔ)器的目的是什么？主存與cache的地址映射有哪幾種方式，優(yōu)缺點(diǎn)？ Cache是一種高速緩沖存儲(chǔ)器，是為了解決CPU和主存之間速度不匹配而采用的一項(xiàng)重要技術(shù)，為了提高CPU訪問存儲(chǔ)器的平均速度。A全相聯(lián)映射方式，優(yōu)：cache 空間利用率高；cache 的命中率高。缺：相聯(lián)存儲(chǔ)器的比較器電路復(fù)雜，工作速度較慢

15、；只適用于小容量 cache。B直接映射方式，優(yōu)：比較器的電路簡(jiǎn)單，工作速度快；適用于較大容量的 cache，缺：cache中的塊沖突較多，塊的替換較頻繁；cache 空間利用率不高，命中率也不高。C組相聯(lián)映射方式，組相聯(lián)方式的優(yōu)點(diǎn)介于全相聯(lián)方式和直接方式之間，缺點(diǎn)也不如后二者突出，是一種比較平衡的方法。 4. 比較cache與虛存的相同點(diǎn)和不同點(diǎn)。 相同點(diǎn)：都是為了提高程序執(zhí)行速度，在兩個(gè)存取速度相差比較大的的設(shè)備之間做一個(gè)緩沖作用。 不同點(diǎn)：cache利用寄存器來實(shí)現(xiàn)，而虛存是虛擬的使用硬件和軟件共同來實(shí)現(xiàn)；cache提升CPU和主存交換信息的速度，而虛存主要是擴(kuò)大主存的容量。

16、 5. 總線的集中式仲裁有哪幾種方式？各有什么優(yōu)缺點(diǎn)？ 有三種方式：鏈?zhǔn)讲樵兎绞? 優(yōu)點(diǎn)：只用很少幾根線就能按一定的優(yōu)先次序?qū)崿F(xiàn)總線仲裁，容易擴(kuò)充設(shè)備；缺點(diǎn)：對(duì)詢問鏈的電路故障很敏感，如果第i個(gè)設(shè)備的接口中有關(guān)鏈的電路有故障，那么這個(gè)以后的設(shè)備都不能進(jìn)行工作了，而且優(yōu)先級(jí)比較固定，如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁請(qǐng)求 那么低優(yōu)先級(jí)的設(shè)備可能長(zhǎng)期不能使用總線。 計(jì)數(shù)器定時(shí)查詢方式：優(yōu)：優(yōu)先級(jí)可以變動(dòng)，比較靈活。缺：增加了線數(shù)，所以增加了成本。 獨(dú)立請(qǐng)求方式：優(yōu)點(diǎn)：相應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)話費(fèi)的時(shí)間少，控制優(yōu)先次序比較靈活。缺點(diǎn)：比較復(fù)雜，實(shí)現(xiàn)比較困難。 6. 一個(gè)完善的指令系統(tǒng)包括哪些

17、類型的指令？ 數(shù)據(jù)傳送，算術(shù)運(yùn)算，邏輯運(yùn)算，程序控制，輸入輸出，字符串，系統(tǒng)控制 7. 外設(shè)與計(jì)算機(jī)系統(tǒng)總線相連接為什么需要適配器？ 它保證了外設(shè)能用計(jì)算機(jī)系統(tǒng)特征所需要的形式發(fā)送或接收信息，它使得外設(shè)與計(jì)算機(jī)系統(tǒng)并行協(xié)調(diào)工作。 8.總線一次信息傳送過程分為哪幾個(gè)階段？為何要對(duì)信息傳遞過程制定定時(shí)協(xié)議？在同步定時(shí)協(xié)議和異步定時(shí)協(xié)議中，事件在總線上出現(xiàn)的時(shí)刻各是如何確定的？ 分為五個(gè)階段：請(qǐng)求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。 為了同步主方，從方的操作必須制訂定時(shí)協(xié)議。在同步協(xié)議中出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來確定，在異步中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件

18、的出現(xiàn)。 9.微程序控制的基本思想是什么？ 微程序控制的基本思想是：仿照通常的解題程序的方法，把操作控制信號(hào)編成所謂的“微指令”，存放到一個(gè)只讀存儲(chǔ)器里，當(dāng)機(jī)器運(yùn)行時(shí)，一條又一條地讀出這些微指令，從而產(chǎn)生全機(jī)所需要的各種操作控制信號(hào)，使相應(yīng)部件執(zhí)行所規(guī)定的操作。 10.微程序控制器主要由哪幾部分組成？各部分的作用是什么？ 主要由：控制存儲(chǔ)器 ，微指令寄存器，地址轉(zhuǎn)移邏輯三部分組成 控制存儲(chǔ)器：存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序 微指令寄存器：存放由控制存儲(chǔ)器讀出的一條微指令信息 地址轉(zhuǎn)移邏輯：承擔(dān)自動(dòng)修改微地址的任務(wù) 11.簡(jiǎn)述兩種CPU與外設(shè)交換信息的方式：程序查詢方式

19、，程序中斷方式的特點(diǎn)。 程序查詢方式： 程序中斷方式： 12.簡(jiǎn)述串行傳送和并行傳送的特點(diǎn)。系統(tǒng)總線上的信息傳送應(yīng)采用什么方式？ 串行：只有一條線傳送，采用脈沖信號(hào)，按順序每次只能傳送一位，通常第一個(gè)脈沖信號(hào)表示數(shù)碼最低有效位。 并行：對(duì)每個(gè)數(shù)據(jù)位有單獨(dú)一條傳輸線，信息有多少二進(jìn)制位，就需要多少條傳輸線，一般采用電位傳送。 系統(tǒng)總線上的信息傳送應(yīng)采用并行傳送方式。 四、計(jì)算題： 1、設(shè) x = 20100.11011011，y = 2100(-0.10101100)，按浮點(diǎn)運(yùn)算步驟，求 x + y 。（舍入采用“0 舍 1 入”法。） 2．設(shè) x=2100(-

20、0.11001101)，y=2101(-0.01011010)，按浮點(diǎn)運(yùn)算步驟，求 x + y 。（舍入采用“0 舍 1 入”法。） 解：為方便人工計(jì)算，設(shè)浮點(diǎn)數(shù)格式為：階碼 5 位，用雙符號(hào)補(bǔ)碼（即變形補(bǔ)碼）表示，以便判斷階碼是否溢出；尾數(shù) 8 位，用雙符號(hào)補(bǔ)碼表示，便于規(guī)格化處理。 由于 y 未規(guī)格化，將其規(guī)格化為： y=2100(-0.10110100)。于是有 [x]浮 = 00100，11.00110011 [y]浮 = 00100，11.01001100 ⑴ 求階差并對(duì)階 由于 [Ex]補(bǔ) = [Ey]補(bǔ)，所以無需對(duì)階。 ⑵ 尾數(shù)相加

21、 1 1 . 0 0 1 1 0 0 1 1 + 1 1 . 0 1 0 0 1 1 0 0 1 0 . 0 1 1 1 1 1 1 1 ⑶ 規(guī)格化處理 尾數(shù)運(yùn)算結(jié)果未規(guī)格化，應(yīng)向右規(guī)格化處理，即尾數(shù)右移 1 位，階碼加 1，得 00101，11.00111111(1) ⑷ 舍入處理 由于尾數(shù)是負(fù)數(shù)的補(bǔ)碼，且保護(hù)位為 1 ，按“0 舍 1 入”法，應(yīng)作舍去處理，結(jié)果為 00101，11.00111111

22、 ⑸ 判溢出 由于階碼兩個(gè)符號(hào)位相同（為 00），所以階碼未溢出，運(yùn)算結(jié)果正確，即 [x + y]浮 = 00101，11.00111111 x + y = 2101(-0.11000001) 3．設(shè) x = 2-0110.100101，y = 2-010(-0.011110)，按浮點(diǎn)運(yùn)算步驟，求 x + y 和x － y。（舍入采用“0 舍 1 入”法。） 4．設(shè) x=2-101(-0.010110)，y=2-1000.010110，按浮點(diǎn)運(yùn)算步驟，求 x + y和x － y。（舍入采用“0 舍 1 入”法。） 5.設(shè)有一個(gè) 32 位CPU，可按 16 位和 32 位兩

23、種字長(zhǎng)訪存。存儲(chǔ)器按16位單元編址。試用256K16 位的SRAM芯片構(gòu)造1024K32 位的存儲(chǔ)器，并實(shí)現(xiàn)與CPU的連接。 6．P132 6 7.設(shè)某機(jī)采用段式虛擬存儲(chǔ)器，其虛地址格式如下： 4位 10位 18位 基 號(hào) 段 號(hào) 段內(nèi)字號(hào) 則該機(jī)最多可允許24＝16個(gè)用戶程序投入運(yùn)行； 每個(gè)用戶程序最多可包含210＝1024個(gè)段； 每個(gè)段最多可包含218＝256K字； 每個(gè)用戶程序的長(zhǎng)度最大為210218＝228＝256M字。 8．P180 CPU模型如下圖所示 試對(duì)以下指令進(jìn)行指令周

24、期流程分析，并給出各CPU周期的微操作命令序列。 ⑴ STO R1，（R2） ⑵ LAD（R3），R0 9. 指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。 31 26 22 18 17 16 15 0 OP 源寄存器 變址寄存器 偏移量 解：（1）操作碼字段為6位，可指定 26 = 64種操作，即64條指令。 （2）單字長(zhǎng)（32）二地址指令。 （3）一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由變址寄存器內(nèi)容 + 偏移量決定），所以是RS型指令。

25、 （4）這種指令結(jié)構(gòu)用于訪問存儲(chǔ)器。 10. 如圖B2.1表示使用快表（頁表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個(gè)存貯單元。問： （1）當(dāng)CPU 按虛擬地址1去訪問主存時(shí)，主存的實(shí)地址碼是多少？ （2）當(dāng)CPU 按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少？ （3）當(dāng)CPU 按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少？ 頁號(hào) 該頁在主存中的起始地址 虛擬地址 頁號(hào) 頁內(nèi)地址 33 25 7 6 4 15 5 30 42000 38000

26、 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 圖B2.1 解：（1）用虛擬地址為1的頁號(hào)15作為快表檢索項(xiàng)，查得頁號(hào)為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。 （2）主存實(shí)地址碼 = 96000 + 0128 = 96128 虛擬地址3的頁號(hào)為48，當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒有檢索到頁號(hào)為48的頁面，此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號(hào)及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號(hào)及其在主存中的起始地址寫入快表。