數(shù)電-時(shí)序邏輯電路練習(xí)題.ppt

第 1 頁,數(shù) 字 電 子 技 術(shù) 自 測(cè) 練 習(xí),第 5 章 時(shí)序邏輯電路,第 2 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,1、時(shí)序邏輯電路在結(jié)構(gòu)上 ( ) 。,根據(jù)時(shí)序邏輯電路任一時(shí)刻的輸出信號(hào)，不僅取決于該時(shí)刻的輸入信號(hào)，還與輸入信號(hào)作用前電路所處的狀態(tài)有關(guān)的功能特點(diǎn)，在結(jié)構(gòu)上必須有存儲(chǔ)電路記憶電路以前所處的狀態(tài)。,第 3 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,2、同步時(shí)序邏輯電路和異步時(shí)序邏輯電路的區(qū)別在于異步時(shí)序邏輯 電路 ( ) 。,異步時(shí)序邏輯電路在結(jié)構(gòu)上，各觸發(fā)器的時(shí)鐘端不接到同一個(gè)時(shí)鐘信號(hào)上，沒有統(tǒng)一的時(shí)鐘脈沖控制，狀態(tài)變化時(shí)不和時(shí)鐘脈沖同步 。,第 4 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,3、圖示各邏輯電路中，為一位二進(jìn)制計(jì)數(shù)器的是 ( ) 。,第 5 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,4、從0開始計(jì)數(shù)的N進(jìn)制增量計(jì)數(shù)器，最后一個(gè)計(jì)數(shù)狀態(tài)為 ( ) 。,從0開始計(jì)數(shù)的N進(jìn)制增量計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)依次是0、1、2、 N1 ，共 N 個(gè)計(jì)數(shù)狀態(tài)。,第 6 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,5、由 n 個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器，最多計(jì)數(shù)個(gè)數(shù)為 ( ) 。,每個(gè)觸發(fā)器 Q 端有 0、1 兩種可能狀態(tài)， n 個(gè)觸發(fā)器有 2n 種可能的狀態(tài)，最多計(jì)數(shù)個(gè)數(shù)為 2n 個(gè) 。,第 7 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,6、若構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器，所用觸發(fā)器至少 ( ) 。,進(jìn)制數(shù) N = 12，設(shè)觸發(fā)器的個(gè)數(shù)為n，按 N 2n 關(guān)系計(jì)算n ，并取最小整數(shù)， n = 4。,第 8 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,7、 3位移位寄存器組成的環(huán)形計(jì)數(shù)器，其進(jìn)制數(shù)為 ( ) 。,n 位環(huán)形計(jì)數(shù)器，由 n 個(gè)觸發(fā)器構(gòu)成，有效狀態(tài)數(shù) = n 。 計(jì)數(shù)器的進(jìn)制數(shù) = 有效狀態(tài)數(shù) 。,第 9 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,8、 3位移位寄存器組成的扭環(huán)形計(jì)數(shù)器，其進(jìn)制數(shù)為 ( ) 。,n 位扭環(huán)形計(jì)數(shù)器，由 n 個(gè)觸發(fā)器構(gòu)成，有效狀態(tài)數(shù) = 2 n 。 計(jì)數(shù)器的進(jìn)制數(shù) = 有效狀態(tài)數(shù) 。,第 10 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,9、 4 位環(huán)形計(jì)數(shù)器中，無效狀態(tài)的個(gè)數(shù)為 ( ) 。,n 位環(huán)形計(jì)數(shù)器，由 n 個(gè)觸發(fā)器構(gòu)成，共有 2n 個(gè)狀態(tài)， 有效狀態(tài)數(shù) = n ，無效狀態(tài)數(shù) = 2n n 。,第 11 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,10、 n 位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器，其無效狀態(tài) 的個(gè)數(shù)為 ( ) 。,n 位扭環(huán)形計(jì)數(shù)器，由 n 個(gè)觸發(fā)器構(gòu)成，共有 2n 個(gè)狀態(tài)， 有效狀態(tài)數(shù) = 2n ，無效狀態(tài)數(shù) = 2n 2n 。,第 12 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,11、4個(gè)觸發(fā)器構(gòu)成的8421BCD碼計(jì)數(shù)器，其無關(guān)狀態(tài)的個(gè)數(shù)為( ) 。,8421BCD碼計(jì)數(shù)器為十進(jìn)制計(jì)數(shù)器，有效狀態(tài)數(shù)為10個(gè)， 4個(gè)觸發(fā)器共有 24 = 16 個(gè)狀態(tài)，無效狀態(tài)數(shù) = 1610 = 6個(gè)。,第 13 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,12、下列計(jì)數(shù)器中，每次狀態(tài)轉(zhuǎn)換時(shí)只有一位觸發(fā)器的狀態(tài)發(fā)生變化 的是 ( ) 。,第 14 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,13、下列計(jì)數(shù)器中，不存在無效狀態(tài)的是 ( ) 。,n 個(gè)觸發(fā)器構(gòu)成的n 位二進(jìn)制計(jì)數(shù)器， 2n 個(gè)狀態(tài)全部為有效狀態(tài)，不存在無效狀態(tài)。,第 15 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,14、下列狀態(tài)中，不是 4 位扭環(huán)形計(jì)數(shù)器輸出狀態(tài)的是 ( ) 。,第 16 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,15、異步計(jì)數(shù)器如圖示，若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為110，則在時(shí) 鐘作用下，計(jì)數(shù)器的下一狀態(tài)為 ( ) 。,第 17 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,16、異步計(jì)數(shù)器如圖示，若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為011，則在時(shí) 鐘作用下，計(jì)數(shù)器的下一狀態(tài)為 ( ) 。,第 18 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,17、由4位二進(jìn)制計(jì)數(shù)器74LS161構(gòu)成的任意進(jìn)制計(jì)數(shù)器電路如圖示， 計(jì)數(shù)時(shí)的最小狀態(tài)是 ( ) 。,圖示電路，構(gòu)成任意進(jìn)制計(jì)數(shù)器所用的方法為進(jìn)位輸出 C置于差數(shù)法 。計(jì)數(shù)范圍為： 預(yù)置數(shù)輸入端的數(shù)值 0110 使進(jìn)位輸出 C 為1時(shí)的狀態(tài)1111 計(jì)數(shù)時(shí)的最小狀態(tài)是0110 。,第 19 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,18、由4位二進(jìn)制計(jì)數(shù)器74LS161構(gòu)成的任意進(jìn)制計(jì)數(shù)器電路如圖示， 計(jì)數(shù)器的有效狀態(tài)數(shù)為 ( ) 。,圖示電路，構(gòu)成任意進(jìn)制計(jì)數(shù)器所用的方法為 復(fù)位 法 。 計(jì)數(shù)范圍為： 預(yù)置數(shù)輸入端的數(shù)值 0000 使 為0時(shí)的狀態(tài)1001 共10個(gè)有效狀態(tài)。,第 20 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,19、由4位二進(jìn)制計(jì)數(shù)器74LS161構(gòu)成的任意進(jìn)制計(jì)數(shù)器電路如圖示， 計(jì)數(shù)器的最大狀態(tài)是 ( ) 。,圖示電路，構(gòu)成任意進(jìn)制計(jì)數(shù)器所用的方法為 復(fù)位 法 。 計(jì)數(shù)范圍為： 預(yù)置數(shù)輸入端的數(shù)值 0000 使 為0時(shí)的狀態(tài)1001 共10個(gè)有效狀態(tài)，計(jì)數(shù)器的最大狀態(tài)是1001。,第 21 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,20、下列器件中，具有串行并行數(shù)據(jù)轉(zhuǎn)換功能的是 ( ) 。,移位寄存器采用串行輸入、并行輸出的工作方式，可實(shí)現(xiàn)串行并行數(shù)據(jù)的轉(zhuǎn)換。,第 22 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題,21、一個(gè)4位串行數(shù)據(jù)輸入的移位寄存器，時(shí)鐘脈沖頻率為1kHz， 完成轉(zhuǎn)換4位并行數(shù)據(jù)輸出的時(shí)間為 ( ) 。,移位寄存器采用串行輸入、并行輸出的方式工作時(shí)，每作用1個(gè)時(shí)鐘脈沖CP信號(hào)輸入1位數(shù)據(jù)， 4位串行數(shù)據(jù)輸入需作用4個(gè)時(shí)鐘脈沖CP信號(hào)。 時(shí)鐘脈沖CP信號(hào)的周期 TCP = 1/1000 = 0.001s = 1ms 完成4位串行數(shù)據(jù)輸入轉(zhuǎn)換并行數(shù)據(jù)輸出的時(shí)間為= 41=4ms,第 23 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,1、時(shí)序邏輯電路在任一時(shí)刻的穩(wěn)定輸出不僅與當(dāng)時(shí)的輸入有關(guān)， 而且還與 有關(guān)。,輸入信號(hào)作用前電路所處的狀態(tài),時(shí)序邏輯電路在結(jié)構(gòu)上，有存儲(chǔ)電路記憶電路以前所處的狀態(tài)，從而使任一時(shí)刻的輸出信號(hào)，不僅取決于該時(shí)刻的輸入信號(hào)，還與輸入信號(hào)作用前電路所處的狀態(tài)有關(guān)。,第 24 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,2、時(shí)序邏輯電路在結(jié)構(gòu)上有兩個(gè)特點(diǎn)：其一是包含由觸發(fā)器等構(gòu)成的 電路，其二是內(nèi)部存在 通路。,存儲(chǔ) 反饋,時(shí)序邏輯電路用觸發(fā)器等存儲(chǔ)電路記憶電路以前所處的狀態(tài)；時(shí)序邏輯電路的內(nèi)部反饋將電路的輸出狀態(tài)反饋到組合邏輯電路的輸入端，與輸入信號(hào)一起共同決定組合邏輯電路的輸出。,第 25 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,3、時(shí)序邏輯電路的 “現(xiàn)態(tài)” 反映的是 時(shí)刻電路狀態(tài)變化的結(jié)果，而 “次態(tài)” 則反映的是 時(shí)刻電路狀態(tài)變化的結(jié)果。,以前 當(dāng)前,當(dāng)前輸入信號(hào) 作用后，時(shí)序邏輯電路狀態(tài)變化的結(jié)果為新的狀態(tài) ，稱為“次態(tài)” ；當(dāng)前輸入信號(hào) 作用前，時(shí)序邏輯電路所處的狀態(tài) ，稱為“現(xiàn)態(tài)” ，它是以前時(shí)刻輸入信號(hào)作用后電路狀態(tài)變化的結(jié)果。,第 26 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,4、時(shí)序邏輯電路按其不同的狀態(tài)改變方式，可分為 時(shí)序 邏輯電路和 時(shí)序邏輯電路兩種。前者設(shè)置統(tǒng)一的時(shí)鐘脈 沖，后者不設(shè)置統(tǒng)一的時(shí)鐘脈沖。,同步 異步,同步時(shí)序邏輯電路在結(jié)構(gòu)上，各觸發(fā)器的時(shí)鐘端接到同一個(gè)時(shí)鐘信號(hào)上，有統(tǒng)一的時(shí)鐘脈沖控制，狀態(tài)變化時(shí)和時(shí)鐘脈沖同步 。 異步時(shí)序邏輯電路在結(jié)構(gòu)上，各觸發(fā)器的時(shí)鐘端不接到同一個(gè)時(shí)鐘信號(hào)上，沒有統(tǒng)一的時(shí)鐘脈沖控制，狀態(tài)變化時(shí)不和時(shí)鐘脈沖同步 。,第 27 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,5、時(shí)序邏輯電路的輸出不僅是當(dāng)前輸入的函數(shù)，同時(shí)也是當(dāng)前狀態(tài)的函數(shù)，這類時(shí)序邏輯電路稱為 型時(shí)序邏輯電路； 時(shí)序邏 輯電路的輸出僅是當(dāng)前狀態(tài)的函數(shù)， 而與當(dāng)前輸入無關(guān)， 或者不存在獨(dú)立設(shè)置的輸出， 而以電路的狀態(tài)直接作為輸出， 這類時(shí)序邏輯電路稱為 型時(shí)序邏輯電路。,Mealy Moore,Mealy 型時(shí)序邏輯電路，輸出信號(hào)不僅取決于前輸入的函數(shù)，同時(shí)還是當(dāng)前狀態(tài)的函數(shù)。 Moore型時(shí)序邏輯電路，輸出信號(hào)僅是當(dāng)前狀態(tài)的函數(shù)。,第 28 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,6、根據(jù)觸發(fā)器時(shí)鐘脈沖作用方式的不同，計(jì)數(shù)器有 計(jì)數(shù)器 和 計(jì)數(shù)器之分。前者所有觸發(fā)器在同一個(gè)時(shí)鐘脈沖作用下 同時(shí)翻轉(zhuǎn)，后者觸發(fā)器狀態(tài)的翻轉(zhuǎn)并不按統(tǒng)一的時(shí)鐘脈沖同時(shí)進(jìn)行。,同步 異步,同步計(jì)數(shù)器在結(jié)構(gòu)上，各觸發(fā)器的時(shí)鐘端接到同一個(gè)時(shí)鐘信號(hào)上，有統(tǒng)一的時(shí)鐘脈沖控制，狀態(tài)變化時(shí)和時(shí)鐘脈沖同步 。 異步計(jì)數(shù)器在結(jié)構(gòu)上，各觸發(fā)器的時(shí)鐘端不接到同一個(gè)時(shí)鐘信號(hào)上，沒有統(tǒng)一的時(shí)鐘脈沖控制，狀態(tài)變化時(shí)不和時(shí)鐘脈沖同步 。,第 29 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,7、根據(jù)計(jì)數(shù)過程中，數(shù)字增、減規(guī)律的不同，計(jì)數(shù)器可分為 計(jì)數(shù)器、 計(jì)數(shù)器和可逆計(jì)數(shù)器三種類型。,加法 減法,加法計(jì)數(shù)器：在時(shí)鐘脈沖CP作用下，計(jì)數(shù)器遞增規(guī)律計(jì)數(shù)。 減法計(jì)數(shù)器：在時(shí)鐘脈沖CP作用下，計(jì)數(shù)器遞減規(guī)律計(jì)數(shù)。 可逆計(jì)數(shù)器：在時(shí)鐘脈沖CP作用下，計(jì)數(shù)器可遞減規(guī)律計(jì)數(shù)、可遞減規(guī)律計(jì)數(shù)。,第 30 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,8、計(jì)數(shù)器工作時(shí)，對(duì) 出現(xiàn)的個(gè)數(shù)進(jìn)行計(jì)數(shù)。,時(shí)鐘脈沖CP,計(jì)數(shù)器，在時(shí)鐘脈沖CP作用下進(jìn)行狀態(tài)轉(zhuǎn)換，并用不同的狀態(tài)反應(yīng)時(shí)鐘脈沖CP出現(xiàn)的個(gè)數(shù)。,第 31 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,9、構(gòu)成一個(gè)2n 進(jìn)制計(jì)數(shù)器，共需要 個(gè)觸發(fā)器。,n,在二進(jìn)制計(jì)數(shù)器中， 進(jìn)制數(shù) N 和觸發(fā)器個(gè)數(shù) n 的關(guān)系為 N = 2n,第 32 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,10、3位環(huán)形計(jì)數(shù)器是 進(jìn)制的計(jì)數(shù)器；3位扭環(huán)形計(jì)數(shù)器是 進(jìn)制的計(jì)數(shù)器。,3 6,3 位環(huán)形計(jì)數(shù)器，有3個(gè)有效狀態(tài)，為 3 進(jìn)制計(jì)數(shù)器； 3 位扭環(huán)形計(jì)數(shù)器，有 2 3 = 6 個(gè)有效狀態(tài)，為 6 進(jìn)制計(jì)數(shù)器。,第 33 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,11、8 位移位寄存器，串行輸入時(shí)需經(jīng)過 CP 脈沖作用 后，8 位數(shù)碼才能全部移入寄存器中。,移位寄存器采用串行方式輸入數(shù)據(jù)，每作用1個(gè)時(shí)鐘脈沖CP信號(hào)輸入1位數(shù)據(jù)， 8位串行數(shù)據(jù)輸入需作用8個(gè)時(shí)鐘脈沖CP 信號(hào)，8 位數(shù)碼才能全部移入寄存器中。,8,第 34 頁,數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題,12、左移移位寄存器輸入為 0 時(shí)，在CP 時(shí)鐘脈沖的作用下，可實(shí)現(xiàn) 對(duì)所存數(shù)據(jù)的 運(yùn)算；右移移位寄存器輸入為 0 時(shí)，在CP 時(shí)鐘脈沖的作用下，可實(shí)現(xiàn)對(duì)所存數(shù)據(jù)的 運(yùn)算。,輸入為 0 時(shí)，數(shù)據(jù)左移1位擴(kuò)大2倍，相當(dāng)于乘以2，數(shù)據(jù)左移n位相當(dāng)于乘以2n ; 輸入為 0 時(shí)，數(shù)據(jù)右移1位縮小2倍，相當(dāng)于除以2，數(shù)據(jù)右移n位相當(dāng)于除以2n 。,乘以2n 除以2n,End,