數字鐘電路設計報告.doc
《數字鐘電路設計報告.doc》由會員分享,可在線閱讀,更多相關《數字鐘電路設計報告.doc(6頁珍藏版)》請在裝配圖網上搜索。
課程設計 設計題目:數字鐘電路設計 數字鐘是一種用數字顯示秒、分、時的計時裝置,與傳統的機械鐘相比,它具有走時準確,顯示直觀、無機械傳動裝置等優(yōu)點,因而得到了廣泛的應用。小到人們日常生活中的電子手表,大到車站、碼頭、機場等公共場所的大型數顯電子鐘。在控制系統中也常用來做定時控制的時鐘源。 要實現的功能: (1)具用時、分、秒十進制數字顯示的計時器功能; (2)具有手動校時、校分的功能; (3)通過開關能實現小時的十二進制和二十四進制轉換; (4)具有整點報時功能。 主要集成芯片: 計時單元 74160 報時單元 74192 總體方案設計 數字鐘由振蕩器、分頻器、計數器、譯碼顯示、報時等電路組成。其中振蕩器和分頻器組成標準秒信號發(fā)生器,直接決定計時系統的精度。由不同進制的計數器、譯碼器和顯示器組成計時系統。將標準秒信號送入采用60進制的“秒計數器”,每累計60sec就發(fā)出一個“分脈沖”信號,該信號將作為“分計數器”的時鐘脈沖?!胺钟嫈灯鳌币膊捎?0進制計數器,每累計60min,發(fā)出一個“時脈沖”,該信號將被送到“時計數器”?!皶r計數器”采用12或24進制計數器,可實現對一天12h或24h的累計。譯碼顯示電路將“時”、“分”、“秒”計數器的輸出狀態(tài)通過6位7段譯碼顯示器顯示出來,可進行整點報時,計時出現誤差時,可以用校時電路校時、校分。數字鐘的原理框圖如圖2.1所示。 圖2.1 數字鐘原理框圖 各個部分的電路設計 (1) 秒脈沖產生電路 秒脈沖產生電路在此例中的主要功能有兩個:一是產生標準脈沖信號,二是可提供整點報時所需要的頻率信號??捎?Hz的秒脈沖時鐘信號源替代。 圖2.2 1Hz的秒脈沖時鐘信號源 (2) 秒、分、時計時器電路 秒計時器本質上為對1Hz的秒脈沖時鐘信號源進行60進制計數的計數器,其由一個10進制計數器(個位)和一個6進制計數器(十位)串接組成。個位與十位計數器之間采用同步級聯復位方式,將個位計數器的進位輸出端RCO接至十位計數器的時鐘信號輸入端CLK,完成個位對十位計數器的進位控制。十位計數器選擇QB和QC端做反饋端,經與非門輸出至控制清零端CLR,形成6進制計數形式。十位計數器的反饋清零信號經非門變?yōu)楦唠娖?,可作?0進制計數器的進位信號。如下圖中,U2中QA-QB送個位數碼管顯示,U1中QA-QB送十位數碼管顯示,U2的CLR接1Hz信號源,U1的CLR經非門接高位計數器(分計數器)的時鐘信號端。 分計時器與秒計時器基本一致。 時計數器則采用置數復位的方法,CLR端接高電平,LOAD端接12和24進制的反饋。因為有兩種進制的置數,所以用兩個開關同時控制,J1開關控制反饋的轉換,J3開關控制置數的轉換。12進制時要把個位直接從12點調到一點,所以U14的A接高電平置1。如下圖 校時校分電路分別用J5、J6兩個開關通過給CLR端輸入脈沖來調整改變時間。 整點報時部分使用了兩片74192芯片,通過減法計數實現幾點響幾下。兩片的輸入端分別接時計數器的個位和十位輸出,輸出端接或非門來判斷是否減到了0,輸出端和一個脈沖信號接一個與門控制蜂鳴器發(fā)聲。LOAD置數端接分計時的進位端來控制置數(到整點時有進位則開始響)。 整個電路如圖 心得 這次課程設計雖然只是做了仿真的設計,但我對電路的設計安排,74160、74192芯片的使用有了深刻的體會,對于數字鐘的概念和設計方法有了深刻的認識。以前只是做過像計數器之類簡單電路的設計,數字鐘是多種知識的綜合。通過綜合設計我對于數字電路的理解又上升了一個高度。- 配套講稿:
如PPT文件的首頁顯示word圖標,表示該PPT已包含配套word講稿。雙擊word圖標可打開word文檔。
- 特殊限制:
部分文檔作品中含有的國旗、國徽等圖片,僅作為作品整體效果示例展示,禁止商用。設計者僅對作品中獨創(chuàng)性部分享有著作權。
- 關 鍵 詞:
- 數字 電路設計 報告
裝配圖網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
鏈接地址:http://appdesigncorp.com/p-7897545.html