數(shù)字邏輯實(shí)驗(yàn)

1、數(shù)字邏輯實(shí)驗(yàn)（硬件部分）,國家級計(jì)算機(jī)實(shí)驗(yàn)示范中心 2013.6,實(shí)驗(yàn)一 基本門電路的功能和特性及組合邏輯電路實(shí)驗(yàn),1、實(shí)驗(yàn)?zāi)康?掌握常用集成門電路的邏輯功能與特性 掌握各種門電路的邏輯符號 了解集成電路的外引線排列及其使用方法 學(xué)習(xí)組合邏輯電路的設(shè)計(jì)及測試方法 2、實(shí)驗(yàn)內(nèi)容 部分TTL門電路邏輯功能驗(yàn)證 組合邏輯設(shè)計(jì)之全加器或全減器 3、實(shí)驗(yàn)設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 雙蹤示波器（記錄波形時，應(yīng)注意輸。

2、數(shù) 字 邏 輯 試 驗(yàn)Experiments 實(shí)驗(yàn)項(xiàng)目q實(shí)驗(yàn)項(xiàng)目名稱1.數(shù)據(jù)選擇器 74LS151, 74LS1532.譯碼器 74LS138, 74LS483.鎖存器 74LS375, 74LS764.記數(shù)器 74LS1615. ISP設(shè)。

3、1 數(shù) 字 邏 輯 設(shè) 計(jì) 實(shí) 驗(yàn) 2 數(shù) 字 邏 輯 設(shè) 計(jì) 實(shí) 驗(yàn) 概 述 3 附 ： 實(shí) 驗(yàn) 報(bào) 告 結(jié) 構(gòu) 包 含 的 內(nèi) 容 及 順 序 1 實(shí) 驗(yàn) 目 的2 實(shí) 驗(yàn) 內(nèi) 容 只 針 對 你 所 選 的 實(shí) 驗(yàn) 題 目 進(jìn) 行 說。

4、實(shí)驗(yàn)報(bào)告的格式封面內(nèi)容:標(biāo)題: 數(shù)字邏輯電路專題實(shí)驗(yàn)報(bào)告副標(biāo)題: 設(shè)計(jì)項(xiàng)目的名稱班級:姓名:學(xué)號:同組成員:姓名日期:聯(lián)系電話:報(bào)告的內(nèi)容:1. 實(shí)驗(yàn)?zāi)康?. 實(shí)驗(yàn)項(xiàng)目名稱與實(shí)現(xiàn)的功能目標(biāo)3. 詳細(xì)的系統(tǒng)設(shè)計(jì)方案:系統(tǒng)模塊圖狀態(tài)圖狀態(tài)表AS。

5、實(shí)驗(yàn)八 序列檢測器的設(shè)計(jì)與仿真一 實(shí)驗(yàn)要求1. 用VHDL語言設(shè)計(jì)一個Mealy機(jī)以檢測1101001序列;2. 用VHDL語言設(shè)計(jì)一個Moore機(jī)以檢測1101001序列;3. 在文本編輯區(qū)使用VHDL硬件描述語言設(shè)計(jì)邏輯電路,再利用波形。