《電工電子技術(shù)》-門電路及組合邏輯電路.ppt

上傳人:xin****828 文檔編號(hào):15596454 上傳時(shí)間:2020-08-23 格式:PPT 頁數(shù):63 大?。?,014KB
收藏 版權(quán)申訴 舉報(bào) 下載
《電工電子技術(shù)》-門電路及組合邏輯電路.ppt_第1頁
第1頁 / 共63頁
《電工電子技術(shù)》-門電路及組合邏輯電路.ppt_第2頁
第2頁 / 共63頁
《電工電子技術(shù)》-門電路及組合邏輯電路.ppt_第3頁
第3頁 / 共63頁

下載文檔到電腦,查找使用更方便

14.9 積分

下載資源

還剩頁未讀,繼續(xù)閱讀

資源描述:

《《電工電子技術(shù)》-門電路及組合邏輯電路.ppt》由會(huì)員分享,可在線閱讀,更多相關(guān)《《電工電子技術(shù)》-門電路及組合邏輯電路.ppt(63頁珍藏版)》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第10章 門電路及組合邏輯電路,10.1邏輯代數(shù)及應(yīng)用 10.2 基本門電路 10.3 復(fù)合門電路 10.4 TTL集成門電路 10.5* CMOS門電路 10.6 組合邏輯電路 10.7 常用的邏輯器件,10.1 邏輯代數(shù)及應(yīng)用,10.1.1 數(shù)制及其轉(zhuǎn)換,1. 數(shù)制的基本概念,數(shù)碼:指的是數(shù)制中用來表示基本數(shù)值大小的一組固定的符號(hào)。例如,十進(jìn)制有十個(gè)數(shù)碼,分別是1,2,3,4,5,6,7,8,9,0。 基數(shù):指的是進(jìn)位的標(biāo)志,其值等于數(shù)制所使用數(shù)碼的個(gè)數(shù)。二進(jìn)制的基數(shù)為2;十進(jìn)制的基數(shù)為10。 位權(quán):指的是數(shù)制中某一位上的1所表示數(shù)值的大?。ㄋ幬恢玫臋?quán)重)。例如,十進(jìn)制數(shù)168,1的位權(quán)

2、是100,6的位權(quán)是10,8的位權(quán)是1。,2. 常用的數(shù)制,(1) 十進(jìn)制。,(2) 二進(jìn)制。,(3) 十六進(jìn)制和八進(jìn)制。,3. 常用數(shù)制之間的轉(zhuǎn)換,整數(shù)時(shí),二進(jìn)制數(shù)轉(zhuǎn)十進(jìn)制數(shù)的公式為,(1) 十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換。,=,整數(shù)時(shí),十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù),公式為,第二種情況小數(shù)時(shí),二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換:,(1)小數(shù)時(shí),二進(jìn)制數(shù)轉(zhuǎn)十進(jìn)制數(shù)的公式為,=,(2)小數(shù)時(shí),十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù),公式為,第二種情況即有整數(shù)又有小數(shù)時(shí),二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換。 方法是分開分別計(jì)算,然后進(jìn)行相加運(yùn)算。,10.1.2 邏輯代數(shù)的運(yùn)算法則,1. 基本邏輯運(yùn)算,在邏輯運(yùn)算中有三種基本運(yùn)算法則,即邏輯“與”

3、(也可稱邏輯“乘”)、邏輯“或”(也可稱邏輯“加”)和邏輯“非”(也可稱邏輯“反”)三種運(yùn)算。,2. 邏輯代數(shù)的基本定律,詳見表10.1 邏輯代數(shù)的基本定律。,3. 邏輯代數(shù)的基本規(guī)則,(1) 代入規(guī)則。,(2) 反演規(guī)則。,(3) 對(duì)偶規(guī)則。,10.1.3 邏輯函數(shù)的化簡(jiǎn),最簡(jiǎn)邏輯函數(shù)的兩個(gè)特點(diǎn):,(1)函數(shù)中的與項(xiàng)(即乘積項(xiàng))的個(gè)數(shù)最少;,(2)每個(gè)乘積項(xiàng)中的變量個(gè)數(shù)最少。,邏輯函數(shù)的化簡(jiǎn)一般有兩種方法:,一種是代數(shù)化簡(jiǎn)法,運(yùn)用邏輯函數(shù)的基本規(guī)則進(jìn)行化簡(jiǎn),其優(yōu)點(diǎn)是基于現(xiàn)有的邏輯表達(dá)式進(jìn)行化簡(jiǎn),其缺點(diǎn)是有時(shí)很難判斷是否是最簡(jiǎn)邏輯表達(dá)式; 另一種是卡諾圖化簡(jiǎn)法。,代數(shù)化簡(jiǎn)法中常用的方法有:,(

4、1)吸收法。,運(yùn)用吸收律 消除多余的項(xiàng)。,(2) 并項(xiàng)法。,利用公式 ,消除當(dāng)中的一些變量。,(3)消去法。,運(yùn)用吸收律 消除多余的項(xiàng)。,(4) 配項(xiàng)法。,因?yàn)?,可在邏輯函數(shù)的某些項(xiàng)中,增加必要的乘積項(xiàng),再利用上述幾種方法進(jìn)行化簡(jiǎn)。,10.2 基本門電路,10.2.1 與門電路,與門電路的電路符號(hào)如右圖所示。,10.2.2 或門電路,或門電路的邏輯符號(hào)如右圖所示。,10.2.3 非門電路,非門電路的邏輯符號(hào)如右圖所示。,10.3 復(fù)合門電路,這三種電路組合起來才能完成一定的功能,它們組合起來的電路稱為復(fù)合門電路 。,10.3.1 與非門電路,與非門電路的應(yīng)用,與非電路符號(hào)為:,與非門電路的真

5、值表:,10.3.2 或非門電路,電路符號(hào) :,或非門的真值表:,10.3.3 與或非門電路,與或非門的電路符號(hào),與或非門電路的表達(dá)式為,與或非門電路的真值表 。,10.4 TTL集成門電路,10.4.1 TTL典型集成門電路TTL與非門電路,(1)TTL與非門的電路圖 。,1.電路結(jié)構(gòu)和工作原理,(2)TTL與非門電路的邏輯符號(hào)。,(3)工作原理,詳見書本。,2. TTL與非門電路的技術(shù)參數(shù) 。,(1)輸出高電平,(2)輸出低電平,(3)開門電平,(4)關(guān)門電平,(5)扇入系數(shù),(6)扇出系數(shù),(7)輸入短路電流,(8)高電平輸入電流,(9)平均傳輸延遲時(shí)間,(10)空載功耗,3. TTL與

6、非門集成電路芯片,(a) 7400芯片,(b) 7420芯片,10.4.2 TTL集電極開路門(OC門),TTL OC門電路和電路符號(hào),10.5* CMOS門電路,TTL邏輯門電路在實(shí)際應(yīng)用中存在電路的功耗大,線路復(fù)雜,集成度受到一定限制等不足之處。CMOS門電路是在TTL門電路問世后,開發(fā)出來的又一種廣泛應(yīng)用的數(shù)字集成器件,由于所用材料和生產(chǎn)工藝的改進(jìn),CMOS門電路與TTL門電路相比,其功耗、抗干擾能力和集成程度度遠(yuǎn)優(yōu)于TTL,且工作速度也較快,CMOS門電路有可能超越TTL門電路而成為占主導(dǎo)地位的電子邏輯器件。,10.5.1 CMOS非門電路,CMOS非門電路,10.5.2CMOS與非門

7、電路,CMOS與非門電路,10.6 組合邏輯電路,多個(gè)門電路放在一起完成一定功能而形成的電路,稱為組合電路。首先我們應(yīng)該掌握一定的方法,分析組合邏輯電路的能力。再者,我們還得有一定的設(shè)計(jì)組合邏輯電路的能力。,1. 組合邏輯電路分析的步驟,(1)由組合電路的邏輯圖寫出組合電路各輸出端的邏輯表達(dá)式;,(2)運(yùn)用代數(shù)法或卡諾圖法化簡(jiǎn)和變換邏輯表達(dá)式;,(3)寫出各輸出端的真值表;,(4)根據(jù)邏輯表達(dá)式和真值表對(duì)組合邏輯電路進(jìn)行分析,最后確定其功能。,10.6.1組合邏輯電路的分析,2. 組合邏輯電路分析舉例,例題10.6.1,步驟一,寫出輸出端Y的邏輯表達(dá)式為,步驟二,化簡(jiǎn),由于上式已經(jīng)是符合分析的

8、要求了,所以不需要再化簡(jiǎn)了;,步驟三,根據(jù)輸出端邏輯表達(dá)式,寫出真值表。,步驟四,分析真值表后,可發(fā)現(xiàn)當(dāng)輸入端A、B、C三個(gè)輸入變量中,1的取值有奇數(shù)個(gè)時(shí),輸出端Y輸出為1,反之,輸出端Y輸出為0。從真值表分析后可知,該電路可以用來檢查3位二進(jìn)制碼的奇偶性,即輸入的二進(jìn)制碼含有奇數(shù)個(gè)1時(shí),其輸出信號(hào)為有效信號(hào),所以此電路又稱為可校驗(yàn)電路。,10.6.2 組合邏輯電路的設(shè)計(jì),1. 組合邏輯電路設(shè)計(jì)的步驟,(1)分析給定的邏輯功能,列出相應(yīng)的真值表;,(2)根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式,并進(jìn)行化簡(jiǎn);,(3)根據(jù)化簡(jiǎn)后的邏輯表達(dá)式,畫出邏輯電路圖。,2. 組合邏輯電路設(shè)計(jì)舉例,例題10.6.3 設(shè)

9、計(jì)一個(gè)三人表決器,實(shí)現(xiàn)“少數(shù)服從多數(shù)”的原則。,步驟一,分析給定的邏輯功能,列出相應(yīng)的真值表:,步驟二,根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式,并進(jìn)行化簡(jiǎn);,步驟三,根據(jù)化簡(jiǎn)后的邏輯表達(dá)式,畫出邏輯電路圖,10.7 常用的邏輯器件,10.7.1 數(shù)據(jù)選擇器,1.數(shù)據(jù)選擇器的定義和功能,數(shù)據(jù)選擇器又稱多路選擇器或多路開關(guān)。它是一個(gè)多輸入、單輸出的邏輯器件。,數(shù)據(jù)選擇器示意圖,2.數(shù)據(jù)選擇器的邏輯電路和真值,邏輯表達(dá)式為,真值表 :,3.其他數(shù)據(jù)選擇器,Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3,(1)四選一數(shù)據(jù)選擇器。,芯片74LS153(國產(chǎn)T1153-T4153)雙4選1

10、數(shù)據(jù)選擇器。,(2)八選一數(shù)據(jù)選擇器。,74LS151是八選一集成數(shù)據(jù)選擇器,他的管腳圖如圖,10.7.2 編碼器,能夠?qū)⒛骋恍畔ⅲㄝ斎耄┳儞Q成為某一特定代碼(輸出)的邏輯電路稱為編碼器。如8421碼編碼器、二進(jìn)制編碼器、雷格碼編碼器等。,1.二進(jìn)制編碼器,(1) 4線2線二進(jìn)制編碼器的工作原理。 其示意圖如下圖所示。,(2) 4線2線二進(jìn)制編碼器的應(yīng)用,例如,某一搶答現(xiàn)場(chǎng),要將4個(gè)搶答器的輸出信號(hào)編為二進(jìn)制代碼進(jìn)行控制,設(shè)計(jì)一個(gè)簡(jiǎn)單的電路實(shí)現(xiàn)此功能。,2. 二十進(jìn)制編碼器,二十進(jìn)制編碼(英文簡(jiǎn)稱為BCD)碼,就是指用二進(jìn)制編碼來表示十進(jìn)制中的0,1,2,3,4,5,6,7,8,9十個(gè)數(shù)碼。由

11、于三個(gè)二進(jìn)制碼只有八種狀態(tài),4個(gè)二進(jìn)制碼有16個(gè)狀態(tài),要表示十進(jìn)制中的十個(gè)數(shù)碼至少需要10種狀態(tài),所以至少需要4個(gè)二進(jìn)制碼來表示十進(jìn)制編碼。從四位二進(jìn)制中的16種狀態(tài)中選擇十種狀態(tài)有不同的選擇方法,其中比較常見的是“8421 BCD碼”。,8421 BCD編碼器常用芯片74LS147管腳分配圖 :,10.7.3 譯碼器,譯碼器可以理解為是編碼器的逆過程,即將某個(gè)二進(jìn)制代碼翻譯成相應(yīng)的控制信號(hào),實(shí)現(xiàn)一定的功能。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。,1.二進(jìn)制譯碼器,2線-4線譯碼器電路邏輯圖,2.二 - 十進(jìn)制譯碼器,二-十進(jìn)制譯碼器常用芯片74LS42管腳分配圖。,10.7.4 數(shù)碼顯示器,七段式數(shù)字顯示器,它由七根發(fā)光的筆劃組成,不同的發(fā)光段組合可顯示09等數(shù)字及其它信息。,譯碼器可采用CT74LS247七段顯示譯碼器芯片,它輸出高電平有效,可以驅(qū)動(dòng)共陰極顯示器 。,CT74LS247脈沖計(jì)數(shù)電路接線圖,10.7.5 加法器,1.半加器,半加器的輸入端不考慮進(jìn)位,只考慮兩個(gè)加數(shù)的加法器。,2.全加法器,半加器只有兩個(gè)輸入端,而全加法器的輸入端有三個(gè),被加數(shù)、加數(shù)和進(jìn)位。,全加器邏輯電路,

展開閱讀全文
溫馨提示:
1: 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
2: 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3.本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 裝配圖網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

相關(guān)資源

更多
正為您匹配相似的精品文檔
關(guān)于我們 - 網(wǎng)站聲明 - 網(wǎng)站地圖 - 資源地圖 - 友情鏈接 - 網(wǎng)站客服 - 聯(lián)系我們

copyright@ 2023-2025  zhuangpeitu.com 裝配圖網(wǎng)版權(quán)所有   聯(lián)系電話:18123376007

備案號(hào):ICP2024067431號(hào)-1 川公網(wǎng)安備51140202000466號(hào)


本站為文檔C2C交易模式,即用戶上傳的文檔直接被用戶下載,本站只是中間服務(wù)平臺(tái),本站所有文檔下載所得的收益歸上傳人(含作者)所有。裝配圖網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)上載內(nèi)容本身不做任何修改或編輯。若文檔所含內(nèi)容侵犯了您的版權(quán)或隱私,請(qǐng)立即通知裝配圖網(wǎng),我們立即給予刪除!