ISEDesignSuite14.4新手入門自制操作手冊(中文版).ppt

資源ID：7548590 資源大?。?span id="vhuhvyz" class="font-tahoma">2.38MB 全文頁數(shù)：28頁
資源格式： PPT 下載積分：9.9積分

快捷下載

會員登錄下載

微信登錄下載

三方登錄下載：

微信掃一掃登錄

下載資源需要9.9積分

郵箱/手機：
溫馨提示：	用戶名和密碼都是您填寫的郵箱或者手機號，方便查詢和重復(fù)下載（系統(tǒng)自動生成）
支付方式：
驗證碼：	換一換

賬號：
密碼：
驗證碼：	換一換
當日自動登錄忘記密碼？

友情提示

1、下載資料失敗解決辦法

2、PDF文件下載后，可能會被瀏覽器默認打開，此種情況可以點擊瀏覽器菜單，保存網(wǎng)頁到桌面，就可以正常下載了。

3、本站不支持迅雷下載，請使用電腦自帶的IE瀏覽器，或者360瀏覽器、谷歌瀏覽器下載即可。

4、本站資源下載后的文檔和圖紙-無水印,預(yù)覽文檔經(jīng)過壓縮，下載后原文更清晰。

5、試題試卷類文檔，如果標題沒有明確說明有答案則都視為沒有答案，請知曉。

網(wǎng)站客服

侵權(quán)投訴

ISEDesignSuite14.4新手入門自制操作手冊(中文版).ppt

ISEDesignSuite14 4設(shè)計平臺使用介紹 1 xilinx版本 ISEDesignSuite14 4設(shè)計平臺 2 平臺起始畫面 3 建立專案點File NewProject並為專案命名 4 Simulator選擇 Isim內(nèi)建模擬器模擬器選擇 5 Preterredlanguage選擇選擇描述語言 6 ProjectSummary專案概要 7 Test專案建立完成 Test專案建立完成 8 專案下建立Newsource 9 專案下建立Newsource 1 選擇VerilogModule 2 輸入名稱 10 定義模組接腳 11 新建source概要 12 NewSource建立完成 13 編寫範例半加器並存檔 14 ManualCompileOrder選擇性 15 在Verilogmodule直接做模擬 16 在HalfadderModule加入Newsource 17 選擇VerilogTestFicture的Sourcetype 18 選擇Source連結(jié)性 19 VerilogTestFixtureSource概要 20 VerilogTestFixtureSource完成後 21 Implementation Simulation差別 22 Halfadder vtf編寫內(nèi)容 23 開始做模擬 24 發(fā)現(xiàn)波形不能表達半加器邏輯沒有出現(xiàn)波型 25 修改InputA B變化 25 模擬波形記得ZoomToFull 修改InputA B後波形出現(xiàn)了

注意事項

本文（ISEDesignSuite14.4新手入門自制操作手冊(中文版).ppt）為本站會員（sh****n）主動上傳，裝配圖網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對上載內(nèi)容本身不做任何修改或編輯。若此文所含內(nèi)容侵犯了您的版權(quán)或隱私，請立即通知裝配圖網(wǎng)（點擊聯(lián)系客服），我們立即給予刪除！

溫馨提示：如果因為網(wǎng)速或其他原因下載失敗請重新下載，重復(fù)下載不扣分。